Заказ собственных микросхем через TinyTapeout

[Shaos]

Подошло время TT03 (TinyTapeout-03) - надо заслать проект до 24 апреля 2023 года

TT03 не успел, но тут внезапно подоспел экспериментальный TinyTapeout-3.5, который надо сдать до 2 июня 2023 года:

Screenshot from 2023-05-31 20-28-53.png (40.63 KiB) Viewed 7077 times

P.S. Люди замеряли по модели и получилось, что "Slowest path is 21.55ns, so 46MHz operation"

[Shaos]

Заслал свой дизайн из GF180 эксперимента с модификацией входов и выходов под спецификацию TT03p5:

wokwi-sch-async-tt03p5.png (139.4 KiB) Viewed 7039 times

https://wokwi.com/projects/366318576852367361

Вот такой Verilog генерится из этой схемы: https://wokwi.com/api/projects/366318576852367361/verilog

Всё деалось снова через GitHub: https://github.com/shaos/tt03p5-submission-shaos

P.S. Вот такая ячейка получилась (она войдёт в TT03p5 как составная часть большого дизайна):

[Shaos]

Уррра - я стал контрибьютором Wokwi:
https://github.com/wokwi/wokwi-builders

Wokwi-contrib.jpg (124.5 KiB) Viewed 6974 times

Список контрибьютеров с графиком активности (вместе со мной их теперь 10):
https://github.com/wokwi/wokwi-builders/graphs/contributors
Это случилось потому, что мантейнеры замёрджили мой первый пул-реквест
https://github.com/wokwi/wokwi-builders/pull/43
Это фикс для модулей в Wokwi-схеме, написанных на языке Verilog, для чего там используется подсистема Yosys под названием CXXRTL и как оказалось там есть некоторые тонкости с произвольным доступом к точкам внутри скомпилированного модуля, а именно выходам, которые в некоторых случаях "отваливались" и Wokwi-схема выдавала там нули...

[Shaos]

Кстати если кто не понял зачем в симуляторе воткнуты джамперы и 7-сегментный индикатор так это просто изображает как оно потом на тестовой плате будет работать:

На самом деле вот так будет выглядеть платка для TT1,2,3:

unnamed(1).jpg (116.42 KiB) Viewed 6413 times

(а вот платки для TT3.5 и TT4 будут уже другими т.к. там кроме 8 входов и 8 выходов появляются 8 двунаправленных сигналов управляемых из схемы)

[Shaos]

Текущее состояние TinyTapeout4 (предельный срок сдачи - пятница 8 сентября 2023 года):

https://app.tinytapeout.com/shuttles/tt04

P.S. Вот тут человек даже хардверный “ray casting" в TT04 заслал
https://github.com/algofoogle/tt04-raybox-zero
https://github.com/algofoogle/raybox-zero

[Shaos]

Текущее состояние TinyTapeout4 (предельный срок сдачи - пятница 8 сентября 2023 года):

https://app.tinytapeout.com/shuttles/tt04

Не успел
Теперь уже только в TT05:
https://github.com/TinyTapeout/tt05-submission-template

[Shaos]

TinyTapout таки сделали Transmission Gate и аналоговые мультиплексоры! Можно начинать городить троичную схему?

[Shaos]

Кстати если кто не понял зачем в симуляторе воткнуты джамперы и 7-сегментный индикатор так это просто изображает как оно потом на тестовой плате будет работать:

На самом деле вот так будет выглядеть платка для TT1,2,3:

Вот оно какое на самом деле (недавно пришло)

[Shaos]

Ба! Знакомые всё лица


https://youtu.be/zUv6sdxOaFE

P.S. Если кто не в курсе, то справа - наш коллега BarsMonster

[belfegor96]

Вот бы аналоговые такие придумали!

Например, в продаже нет интегрированных цифровых КВ-трансиверов со встроенной демодуляцией. Для УКВ и СВЧ - полно (типа Si4463 и т.п.). А для КВ рынок, видимо, очень мал и такое производство бы не окупилось.

upd:

TinyTapout таки сделали Transmission Gate и аналоговые мультиплексоры!

Так! Выходит, получится сделать "цифровой" ГУН (генератор управляемый напряжением) + миксеры?

[Shaos]

Да, они уже несколько аналоговых тестовых чипов сделали - я просто слегка выпал из этого паровоза...

[Shaos]

Всё по ходу

[Shaos]

Несмотря на закрытие eFabless ребята из TinyTapout не закрываются и ищут альтернативные пути заказа микросхем!

[Shaos]

Несмотря на закрытие eFabless ребята из TinyTapout не закрываются и ищут альтернативные пути заказа микросхем!

TT10 они пробуют сделать через некий европейский заводик IHP, однако у него очень своеобразная политика:

... We have extended the submission deadline to 12th March, 21:00 CET, and taken all the Verilog code of all the designs we can, and port them to IHP. Due to restrictions of the free open source IHP shuttle, we won’t be able to ship chips outside the EU and the chips will be on loan. Verilog only submission means no custom GDS like analog or mixed signal. For people wanting to experiment with custom OpenLane / SDC configurations for IHP, we will allow pull requests on the new repository, but we can’t guarantee that we’ll use them.

т.е. рассылка чипов только в европейский союз и только "в долг" (т.е. чипы авторам НЕ принадлежат и по-видимому должны быть возвращены), принимается только двоичный верилог и никаких аналоговых или смешанных блоков...