Как бы потихонечку освоить работу с FPGA

[Shaos]

если на клок подавать логику, то будет асинхронщина и гонки - будет то работать, то не работать в зависимости от фазы луны и чётности строк в программе...

ага, а если делать на мелкой логике то работает. да ?
и как же синклер , спец и еще кучу всего делали ?

Ну на мелкой логике ты сам выстраиваешь цепочку компоентов, а эти тулзы городят чегой-то по своим алгоритмам и надо очень аккуратно временные констрейны выставлять, чтобы оно угадало чего ты собственно хочешь получить на выходе...

[imsushka]

Ну на мелкой логике ты сам выстраиваешь цепочку компоентов, а эти тулзы городят чегой-то по своим алгоритмам и надо очень аккуратно временные констрейны выставлять, чтобы оно угадало чего ты собственно хочешь получить на выходе...

есть такое , но вроде пашет
на китайской говине тоже, без изменений проекта

[Lavr]

А прошивать я чем буду? Не шьёт у меня Квартус это семейство.

А это просто "не умеете его готовить"...
Я десятка полтора проектов сделал на этой серии CPLD, ничем другим, кроме Quartus'а, для разработки и прошивки не пользовался... Кстати, никаких хитрых телодвижений делать не приходилось, все в лоб - просто смотрел на список поддерживаемых серий и использовал нужную версию.

Я рад за Вас, но я пока "не умею его готовить"...
Спасибо, что Вы написали много слов о себе и своих успехах.
Жаль, что это мне пока ничем не помогло, ибо не шьёт у меня Квартус это семейство.
Но я пока не брался решать эту проблему.

[Lavr]

эхсперты требуют подавать на него общий клок, но можно подать туда с другого лута сигнал.
на верилоге/вхдле надо изголяцца что б это произошло.

Вот эту информацию я раньше слышал, возможно, даже в этом топике.
Но "эхсперты" как-то опустили конкретику, как "подавать на него общий клок".
Собственно это мне и хотелось узнать подробнее, возможно, с примером.

[Lavr]

Я не настоящий, поэтому я по старинке на C++ тесты клепаю

А ты не мог бы показать какой-нибудь небольшой простенький, но доходчивый пример?

[imsushka]

эхсперты требуют подавать на него общий клок, но можно подать туда с другого лута сигнал.
на верилоге/вхдле надо изголяцца что б это произошло.

Вот эту информацию я раньше слышал, возможно, даже в этом топике.
Но "эхсперты" как-то опустили конкретику, как "подавать на него общий клок".
Собственно это мне и хотелось узнать подробнее, возможно, с примером.

PROCESS(WR00, RESET_n)
BEGIN
IF (RESET_n = '0') THEN
DFF_0 <= "11111111";
ELSIF (FALLING_EDGE(WR00)) THEN
DFF_0 <= D;
END IF;
END PROCESS;

вот что оно делает

Screenshot_2.png

но типа так делать ниизя.
нада так:
PROCESS(WR00, RESET_n)
BEGIN
IF (RESET_n = '0') THEN
DFF_0 <= "11111111";
ELSIF (RISING_EDGE(CLK)) THEN
IF ( WR00 = '0' ) THEN
DFF_0 <= D;
END IF;
END IF;
END PROCESS;

но тогда добавляется мультиплексор и соотвественно количество лутов растет. но типа схема получается синхронной. а то что WR00 был выставлен по клоку - нууу эт где было

Screenshot_1.png

[Shaos]

Я не настоящий, поэтому я по старинке на C++ тесты клепаю

А ты не мог бы показать какой-нибудь небольшой простенький, но доходчивый пример?

Вот тут иначинай читать и далее по ссылкам:
viewtopic.php?t=21924

P.S. Ещё я недавно узнал, что есть такая штука CXXRTL, которая тоже компилирует Verilog в C++ и тоже позволяет делать обвязку на C++

[backa]

просто смотрел на список поддерживаемых серий и использовал нужную версию.

верно - я тоже прошел все эти стадии понимания IDE от ALTERA и XILINX. В какой-то момент времени компании "отсекают" поддержку невыпускаемого антиквариата и идут дальше с новыми сериями. Пользователю просто надо держать "зоопарк" версий под используемы серии. Они живут мирно на одном диске и не мешают друг другу! У меня так стоят 13 и 18 версии Quartus.
Приятно читать этот топик - я тоже озадачивался точно такими же вопросами на первых шагах осоения CPLD&FPGA. Очень рекомендую начинать с FPGA - там нет проблем с нехваткой ресурсов, нет проблем растрассировать ножки на крисстале под хотелки пользователя, есть реалтайм встроенные лог. анализаторы, не надо каждый раз "перешивать" флэш-память при отладке и самое важное (для меня) и главное PLL!!!

[Lavr]

Очень рекомендую начинать с FPGA - там нет проблем с нехваткой ресурсов, нет проблем растрассировать ножки на крисстале под хотелки пользователя, есть реалтайм встроенные лог. анализаторы, не надо каждый раз "перешивать" флэш-память при отладке...

Вот что меня удивляет, когда ценные советы дают, не читая топика.

Я купил вот такие FPGA:


Скачал для работы с ними Quartus II с официального сайта Altera.

И под это дело добавил ещё пяток USB-Blaster-ов, чтобы не бегать с одним туда сюда.



Но дома у меня в то время был хороший но старенький ноутбук с РII 366 МГц и Windows 98.

Вот на него я поставил MAX+Plus II , прицепил через LPT Byte-Blaster и под это приобрёл как раз
CPLD - EPM3256ATC144-10N семейства MAX 3000A.

Quartus II и иже с ним предполагал использовать на работе, а MAX+Plus II и его комплект - дома.

[backa]

Вот что меня удивляет, когда ценные советы дают, не читая топика.

17 страниц прочитать????? я последние 2 прочитал и нисколько и ниразу не претендую на "давальщика советов".
Если чем-то задел то уж пробачайте! (по-беларуски).
Я , кстати, всегда с интересом читал Ваши посты про использование Proteus и создание моделей для него!

Я купил вот такие FPGA:

отличный выбор! но только если Вы и на работе и дома будете одним и тем же FPGA пользоваться! CPLD не для УЧЕБЫ! Его ставят в комерческие ОТЛАЖЕННЫЕ устройства! Для учебы - FPGA))) Все его "+" я описал выше. На форуме https://zx-pk.ru/forum.php Spectrum-ов многие прошли через это)))

[Lavr]

17 страниц прочитать????? я последние 2 прочитал ...

Я тоже "Пастернака не читал, но...", один мой хороший друг, гуманитарий по наклонностям,
услышал как-то от меня начало этой фразы и сказал:"И не читай, ничего не потеряешь..."

[Lavr]

отличный выбор! но только если Вы и на работе и дома будете одним и тем же FPGA пользоваться! CPLD не для УЧЕБЫ! Его ставят в комерческие ОТЛАЖЕННЫЕ устройства! Для учебы - FPGA))) Все его "+" я описал выше. На форуме https://zx-pk.ru/forum.php Spectrum-ов многие прошли через это)))

А я лично подумал иначе: поскольку CPLD официально допускают до 100 прошивок, а у меня их 6 штук, то для учебы они вполне годны.
Только ближе к 100-й прошивке надо зашить в CPLD насовсем что-то полезное, а именно - процессор.
Чем я сейчас и занимаюсь, хотя только у самой первой CPLD число прошивок перевалило за 80.

Ещё раз благодарю Вас за НЕдавание ценных советов в стиле Григория Остера.

[backa]

Ещё раз благодарю Вас за НЕдавание ценных советов в стиле Григория Остера.

На этом и перейдем в режим "читания" постов.
Повторюсь - Вы единсвенный в инете , кто реально делал в теме Proteus то, что никто не публиковал ( по разным причинам ) в паблик!
Хоть Proteus и игрушка и ни разу не сравнится с PSpice от Cadence но тем не менее - это, иногда, полезный инструмент.

[Lavr]

Хоть Proteus и игрушка ...

Как говорят, окончившие МГИМО:"Хум хау..."
Кому и собственный лоб - игрушка, заставь молиться - разобьёт...