ZX эксперименты с FPGA/CPLD от backa

[backa]

А подлиться наработками...

Xilinx 2х CPLD:
Karabas-Nano
https://github.com/andykarpov/karabas-nano

ALTERA Cyclone 10LP FPGA:
ReVerSE-U16
https://github.com/mvvproject/ReVerSE-U16

Lattice XP FPGA:
ReVerSE-U16
https://github.com/mvvproject/ReVerSE-U16

Сырцы нисколько не жалко - там мои только "правки" под мое железо и сборная солянка из разных кусочков под мои хотелки. Но это "не причесано" от слова СОВСЕМ - мне стыдно))) Я на этих 3х проектах учился и вникал в железо от 3х фирм производителей и их IDE и также постигал азы VHDL & Verilog)))

[Shaos]

А подлиться наработками...

Xilinx 2х CPLD:
Karabas-Nano
https://github.com/andykarpov/karabas-nano

На гитхабе написано "CPLD Altera" - как Xilinx получился?

Сырцы нисколько не жалко - там мои только "правки" под мое железо и сборная солянка из разных кусочков под мои хотелки. Но это "не причесано" от слова СОВСЕМ - мне стыдно)))

Главное чтобы работало

[backa]

На гитхабе написано "CPLD Altera" - как Xilinx получился?
Главное чтобы работало

Я может не совсем ясно выразился - я брал с гитхаба только VHDL&Verilog исходники и адаптировал к своим имеющимся криссталам. Так-же добавлял другие рабочие модули. По прошествию времени это уже выглядит несложно но тогда, с нуля, была масса вопросов. Благо, автор проекта отвечал на общие вопросы!
Вроде все работает - и даже Lattice полностью протестирован тест-модулями на всю переферию а вот тест ОЗУ от Синклера не хочет проходить. Пока занимался мурмулятором - поставил на паузу.

[Shaos]

А каким конкретно кристаллам то?
Как адаптировал?

[backa]

А каким конкретно кристаллам то?
Как адаптировал?

для случая CPLD ALTERA->XILINX использовал XC95216. С нуля создавал проект в IDE XILINX ISE используя оригинальные файлы из проекта Karabas Nano. Менял делители на свои кварцевые генераторы , видеовыход правил - у меня там стоит внешний S-Video codec от TI.
Вот второй кристалл "запихнул" HDMI выход на связке "Raspberry Pi Zero + CPLD" и USB контроллер клавиатуры на связке "Rasberry PI pico + CPLD" - все это в один CPLD. Подключил RGB24bits дисплей напрямую к RGB TV выходам у CPLD. Чуть со смещением работает но вполне юзабельно.

А там где ALTERA FPGA - там просто создал свой проект с нуля Cyclone 10LP и переделал все PLL и где надо было - переделал VHDL код .
С Cyclone 10LP вообще приятно работать - одно плохо в нем - мало выводов в 144TQFP корпусе - в конце проекта приходилось за каждый пин сражаться или делать переключатели)) Там для такого случая сделали внешнюю многоногую CPLD чтобы решить проблему катастрофической нехватки ножек.

В Lattice все проще - ноже там очень много )))) а вот памяти катастрофически МАЛО. Даже для ZX48 не хватит памяти внутри кристалла. Нужна внешняя ОЗУ и ВНЕШНЯЯ ПЗУ (дикое количество ножек ушло на подключение RAM & ROM)