Двухпроцессорная система на микропроцессорах Intel 8080.

[vinxru]

Я вот о чем подумал, говоря о двух тактах.

Это Z80

[Lavr]

решение для меня просто необычно - они применили арбитр шины 74F786

Я у себя на диске наткнулся на материал по этому самому 74F786 4-битному асинхронному арбитру шины и перечитал его чтобы напомнить самому себе.

Ничего сложного не увидел:

74F786.PNG

/EN - это просто её включить.

А дальше на каждый вход /BRх от каждого из 4-х процессоров подать обращение к памяти (/RD ИЛИ /WR).
Кто первый пришел того и тапки: выдаст его /BGх активный, остальные /BGу - пассивные и должны тормознуть свои процессоры по входам READY.

Следующий в приоритете тот процессор, который пришел следом за этим первым /BRх и т.д.

Я подумал, что внутри 74F786 должна быть довольно простая логика, но смущала одна фраза:
"Если запросы пришли одновременно, приоритет одного из них выбирается случайно."

Но логика и правда, весьма не сложна оказалась:

74F786 4-bit asynchronous bus arbiter.PNG

А всё остальное между процессорами следует сорганизовать ручками, как это нарисовано вот здесь:
Двухпроцессорная система на микропроцессорах Intel 8080.

Я и сам посмотрел... честно говоря, на мой взгляд, можно сделать проще...

[Lavr]

.
Ссылка вот отсюда: Re: nedoPC-580 (SMP на 5 процессорах КР580ВМ80А)

Ну, а в железе, в железе-то воплотили?!

Куда уж - Лавр всё в протэусе крутит, а я - пока в голове

А у тебя в голове что-нибудь простенькое накрутилось в кодах i8080 или z80 за эти годы?

Я подумал, что я реально смогу "нарисовать" эту 74F786 в Proteus, раз уж есть её кишки, и хоть одну 4-х (или 2-х-процессорную) систему запустим чисто из интересу?

А то смотри, какая засада получается: поиск ссылается в основном на нас:

multi-i8080.png

А мы, получается, так и ниасилили ничего, хотя вроде как всё продумали в деталях...

Я бы тебя ни о чём не спрашивал, но просто то, чего я хотел, эта система сделать не сможет.
А другие варианты я и не продумывал со времён этого топика.