4-bit Processor

Shaos · Post by **Shaos** » 03 Jul 2011 16:58

Lavr wrote:Опять же 8 бит желательно одновременно подать на внешние устройства
иначе придётся городить огород с защелками для старшего и младшего
нибблов...

т.е. ты таки будешь делать вариант с внешней 8-битной памятью?

HardWareMan · Post by **HardWareMan** » 03 Jul 2011 19:57

Lavr wrote:Либо операция с байтом осуществляется в
два прохода по микрооперациям. А это противоречит RISC архитектуре т.к. кроме вызовов и переходов всё должно выполняться за равное количество тактов...

ВМ80 делает DAD за 10 тактов, в то время как ADD за 4.

Shaos · Post by **Shaos** » 03 Jul 2011 21:05

HardWareMan wrote:
Lavr wrote:Либо операция с байтом осуществляется в
два прохода по микрооперациям. А это противоречит RISC архитектуре т.к. кроме вызовов и переходов всё должно выполняться за равное количество тактов...
ВМ80 делает DAD за 10 тактов, в то время как ADD за 4.

А z80 делает ADD HL,DE за 11...

Lavr · Post by **Lavr** » 04 Jul 2011 10:24

Shaos wrote:
Lavr wrote:Опять же 8 бит желательно одновременно подать на внешние устройства
иначе придётся городить огород с защелками для старшего и младшего
нибблов...
т.е. ты таки будешь делать вариант с внешней 8-битной памятью?

Насколько я посмотрел прототипы - в них-таки работают с внешними 8-битными
устройствами и данными. Это, конечно, если нет желания в очередной
раз потрясти Инет и "ты-трубку" самодельной 4-битной поделкой.
Но это тупик. Такой 4-битный комп может разве что светофором управлять
или стиральной машинкой. Но это может делать и убогий прототип, что я
смоделировал. Там где девайс претендует на некоторую серьёзность,
работают с 8-битными данными, хотя это и выглядит как-то "кривовато",
но иначе - "стОит ли овчинка выделки"?

HardWareMan · Post by **HardWareMan** » 04 Jul 2011 18:45

Это как 8ми битный процессор на 16ти битной шине?

Lavr · Post by **Lavr** » 05 Jul 2011 02:06

HardWareMan wrote:Это как 8ми битный процессор на 16ти битной шине?

Возможно даже хуже... 8-битный с помощью схемотехники хотя бы схватывает
байт и может байт обработать. А здесь приходится продумать как работать с
байтами на уровне нибблов. Ну ладно - как ухватить внешний байт в 2 ниббловых
регистра - это понятно, хотя опять - добавляет схемотехники...

Но вот как потом байты обрабатывать на уровне нибблов - это вопрос... и вряд
ли только программный. Похоже, как в i4004 надо предусмотреть операции с
двухниббловыми регистровыми парами как с единым регистром.
Иначе по моим прикидкам даже реализация простейшего SPI к LCD индикатору
выливается в аппаратные навороты. Надо хотя бы поставить пару ИР1, обращаться
к ним нибблами раздельно, сдвигать потом одновременно... Надо как-то хранить
8-битные команды LCD индикатора в 4-битной памяти (если всё делать 4-битное).

Возможно я всё усложняю... но пока мне не попался ни один пример 4-битной
схемотехники устройства с 4-битным процессором, и 4-битным ПО.
Хотя мне подсказали, что были принтеры на 4-битных процессорах, но пока я
ни одного не нашел...

Lavr · Post by **Lavr** » 05 Jul 2011 04:50

Единственное, что судя по всему 4-битное и соответствует нашей задаче,
это Casio's "Programmable Calculator" PB-100
http://www.techcn.com.cn/index.php?edit ... 057-1.html

Он как-то умеет оперировать с ASCII символами, несмотря на 4-битность.

The main circuits of the PB-100 are basically made up of two chips. Processor logics, ROM, display driver, and keyboard controller are integrated in a single CMOS VLSI chip HD61913, which has an external 4-bit bus. The second main component is a HD61914, which is a 8192-bit static RAM organized as 2048 words by 4 bits.

Он-же Tandy Radio Shack TRS 80 PC-4

http://www.old-computers.com/museum/computer.asp?c=1003

Да и переферийка у них была весьма развитая...
http://www.mainbyte.com/pc4/hardware.html

Lavr · Post by **Lavr** » 05 Jul 2011 05:48

Shaos wrote:ты таки будешь делать вариант с внешней 8-битной памятью?

Да выясняется, что известные 4-битные древние уродцы использовали 8 битные
инстpукции:

http://cpugarden.ru/history/welcpuhistory/

Пеpвым CPU на одном кpисталле был Intel 4004, 4 pазpядный пpоцессоp пpедназначенный для калькулятоpа. Он обpабатывал данные по 4 бита, однако инстpукции имели длину 8 бит. Память пpогpамм и данных была pаздельной, 1K на данные и 12 pазpядный PC на 4K пpогpамм (в виде 4-х уpовневого стека, котоpый использовался для инстpукций CALL и RET). Кpоме того, было шестнадцать 4-х pазpядных (или восемь 8 pазpядных) pегистpов общего назначения (РОH).

Почти сpазу, вслед за семейством Intel 4004/4040, Texas Instruments выпускает 4-х pазpядный TMS 1000 - пеpвый микpопpоцессоp содеpжащий достаточно ОЗУ и ПЗУ для пpогpамм, с тем чтобы обеспечить pаботу без многочисленных внешних чипов. Он также имел новую возможность - добавлять в CPU инстpукции.
...
Инстpукции были 8-pазpядными, из котоpых 12 заданы жестко, а еще 31 задавалась микpопpогpаммно, пpи помощи ПЛМ 31x16 элементов. Все жестко заданные инстpукции выполнялись за один цикл, пpеpывания не допускались.

Так что, хотя странно, но их образцом 4-битности не назовёшь.

Остаётся Gakken GMC-4, специфические 4-битные чипы, по которым
информации почти что и нет, 4-битные самоделки, максимум пособные
на задачи управления, слабенькие игрушки и учебные задачи.
Сейчас гуглю HD61913 - что он из себя представляет.

PS. А никому не встречалось описание какой-либо аппаратной конструкции на
i4004? По идее-то их должно быть много, но не попадается ничего.

b2m · Post by **b2m** » 05 Jul 2011 06:14

Инструкции могли быть и 4-х битными, если все они имели либо 4-х, либо 12-ти битный параметр (я думаю, неспроста там регистр PC 12-ти битный).

Как тебе такой расклад?
Например, 12 жёстко заданных инструкций:
0000 xxxx
....
1011 xxxx xxxx xxxx
И "задаваемые":
110n nnnn xxxx xxxx xxxx xxxx - задать микрокод команды N
111n nnnn - использовать команду N.

По поводу TMS 1000 - инструкции действительно 8-ми битные, но есть команды, в которых младшие биты содержат данные, так что можно считать их 4-х битными, а те, которые 8-ми битные - это 4-х битные с префиксом

Вот информация по инструкциям 4004: http://e4004.szyc.org/iset.html

Lavr · Post by **Lavr** » 05 Jul 2011 07:16

b2m wrote:Инструкции могли быть и 4-х битными, если все они имели либо 4-х, либо 12-ти битный параметр (я думаю, неспроста там регистр PC 12-ти битный).

Как тебе такой расклад?
Например, 12 жёстко заданных инструкций:
0000 xxxx
....
1011 xxxx xxxx xxxx
И "задаваемые":
110n nnnn xxxx xxxx xxxx xxxx - задать микрокод команды N
111n nnnn - использовать команду N.

По поводу TMS 1000 - инструкции действительно 8-ми битные, но есть команды, в которых младшие биты содержат данные, так что можно считать их 4-х битными, а те, которые 8-ми битные - это 4-х битные с префиксом
Вот информация по инструкциям 4004: http://e4004.szyc.org/iset.html

Ну а что это даёт нам в плане их схемотехники?
У меня есть вся информация по i4004 от Intel, но пока она никак не
продвигает в понимании схемотехники 4-бит процессора, использующего
данные шире 4-х бит.

b2m · Post by **b2m** » 05 Jul 2011 07:30

Lavr wrote:Ну а что это даёт нам в плане их схемотехники?
У меня есть вся информация по i4004 от Intel, но пока она никак не
продвигает в понимании схемотехники 4-бит процессора, использующего
данные шире 4-х бит.

Я смотрел даташит на TMS 1000, там есть картинка, вроде всё понятно...

Lavr · Post by **Lavr** » 05 Jul 2011 07:36

b2m wrote:
Lavr wrote:Ну а что это даёт нам в плане их схемотехники?
У меня есть вся информация по i4004 от Intel, но пока она никак не
продвигает в понимании схемотехники 4-бит процессора, использующего
данные шире 4-х бит.
Я смотрел даташит на TMS 1000, там есть картинка, вроде всё понятно...

Я смотрел даташит на i4004 от Intel, там тоже есть картинка, и эта же
картинка многократно повторяется в сети.
Но, к сожалению, как воплотить это аппаратно или хотя бы позаимствовать
некоторые решения - мне пока непонятно.

b2m · Post by **b2m** » 05 Jul 2011 08:04

Lavr wrote:схемотехники 4-бит процессора, использующего
данные шире 4-х бит.

Применительно к i4004, процессор выдаёт 12 бит адреса за 3 такта, т.е. ниблы выдаются последовательно на одну и ту-же шину (потом, наверное, запоминаются в сдвиговом регистре). Байты тоже идут за 2 такта.

Lavr · Post by **Lavr** » 05 Jul 2011 08:14

b2m wrote:
Lavr wrote:схемотехники 4-бит процессора, использующего
данные шире 4-х бит.
Применительно к i4004, процессор выдаёт 12 бит адреса за 3 такта, т.е. ниблы выдаются последовательно на одну и ту-же шину (потом, наверное, запоминаются в сдвиговом регистре). Байты тоже идут за 2 такта.

Хорошо - используя мультиплексоры, я могу загрузить старший и младший
нибблы в 4-битные регистры. Вывод тоже понятен...
А вот как, к примеру, реализовать CМP для двух байт, загруженных в
четыре 4-битных регистра?
Или CPI с байтом памяти?

HardWareMan · Post by **HardWareMan** » 05 Jul 2011 09:06

Lavr wrote:А вот как, к примеру, реализовать CМP для двух байт, загруженных в четыре 4-битных регистра? Или CPI с байтом памяти?

Так же, как и делается сравнение 16бит на ВМ80 - за два захода. Сравнивай пониблово.