Moderator: Shaos
 |
 |
 |
Code: Select all
1) GND - ground
2) A - 1st input
3) B - 2nd input
4) C - 3rd input
5) D - 4th input
6) E - 5th input
7) F - 6th input
8) G - 7th input
9) H - 8th input
10)I - 9th input
11)AND - output of AND gate
12)VCC - power +5V
Ну что - все запланированные платки разведены и заказаны. Теперь надо решить как строить первую ступень конвейера дальше:Shaos wrote:Далее по планам разработки плат на ближайшие дни:
- восьмибитный регистр-защёлка для построения регистров с прямыми и инверсными выходами NEDONAND-5 (2+1+8+16=27 ног);
- восемь мультиплексоров 2:1 с общим управлением NEDONAND-6 (2+1+16+8=27 ног);
- демультиплексор 1:8 распостраняющий единичку NEDONAND-7 (2+3+1+8=14 ног);
- мультиплексор 8:1 под названием NEDONAND-8 (2+3+8+1=14 ног);
- девятивходовый логический элемент AND под названием NEDONAND-9 (2+9+1=12 ног).
Планирую для начала построить версию которая щас есть в логисиме - только первая ступень конвейера (и только 16 байт ПЗУ).
Далее будет 128-байтовая версия (тоже память на диодах), и только потом полноценная версия с 2К на РФ2...
с бредбордами всё хорошо, пока собираемое достаточно простое - с некоторого момента начинается такая путаница в проводах, что обратно восстановить схему по пучкам практически невозможно...Lavr wrote:2) построить на бредбордовых макетках (т.к. оно скорее всего будет меняться в будущем)
Даже я проникся, что это удобно и купил себе уже три, хотя после первой за 750 р они у нас последовательно стали 950 р и 1150 р.
Но - реально удобно...
Ну так рисуй, чего собираешь на бредборде. По накруткам и по резаной-паяной плате восстановить схему ничуть не легче, на мой взгляд...Shaos wrote:с некоторого момента начинается такая путаница в проводах, что обратно восстановить схему по пучкам практически невозможно...
Ну тут играет роль тот момент, что поправить (или испортить) очень просто - переткнул провод и всё, а таже накрутка подразумевает предварительную работу с рисованием схемы, отмечанием галочкой проводков которые уже кинул и т.д. Хотя наверное да - намудрить можно с любым способом...Lavr wrote:Ну так рисуй, чего собираешь на бредборде. По накруткам и по резаной-паяной плате восстановить схему ничуть не легче, на мой взгляд...Shaos wrote:с некоторого момента начинается такая путаница в проводах, что обратно восстановить схему по пучкам практически невозможно...
Ну да... особенно, если кидаешь шину. Тут только отмечать проводки на рисунке.Shaos wrote:предварительную работу с рисованием схемы, отмечанием галочкой проводков которые уже кинул и т.д. Хотя наверное да - намудрить можно с любым способом...
Может особо не мудрствовать и подцепить 2 такие платки параллельно, сделав 8-битный АЛУ? Тут даже в младшую половинку как минимум одну микросхемку можно не впаивать (IC4, которая флаг V формирует т.к. нас интересует V только из старшей половинки), т.е. 8-битное АЛУ займёт не 2*29=58 корпусов, а 57 и самая длительная задержка, вызванная последовательным распостранением переноса через 8 двоичных разрядов, не должна быть дольше 400 нс, а это вполне соотносится со скоростью вычитки из РФ2. Вообще, наверное всё равно можно прикинуть схемку обвязки 4-битного АЛУ, чтоб он обрабатывал 8-битные данные, и если окажется, что она тяжелее 28 микросхем, то наверное так и сделаю - поставлю два 4-битных АЛУ параллельно...Shaos wrote:Вот нагородил 4-битное АЛУ, построенное из четырёх "слайсов" (см. выше)
Видимо "slow ALU" небудет (во всяком случае пока), т.е. "fast ALU" уже достаточно медленный, чтобы вместить в себя операции сложения и вычитания:Shaos wrote:Примерно так будет:Code: Select all
_________________ /RST ______| ______ _ _ _ _ CLK |_| |_| |_| |_| |_ 6.666 MHz ______ ___ ___ CLK1 |___| |___| |_ 3.333 MHz ______ _______ CLK2 |_______| |_ 1.666 MHz . . . __________ _ /OE |___________| 450 ns . ___ . REGRD _____________| |_____ 150 ns . . ___ REGWR _________________| |_ 150 ns | 300ns | 300ns | ^ ^ | 450ns | | \data ready \address ready 1st stage: /OE 00 - 1 updated PC at this point (/CE=0 all the time) 01 - 0 10 - 0 strobe execute simple instruction (A=n, R=~R, R1=R2, RST n) 11 - 0 strobe result store (higher priority for accumulator) and PC increment (if enabled) 2nd stage - fast ALU function execution (RRC,RLC,NAN,XOR): DMUX 00 - 1 connect 1st nibble 10 - 1 strobe accumulator store (1st nibble) / flags 10 - 2 connect 2nd nibble 11 - 2 strobe accumulator store (2nd nibble) / flags 2nd stage - slow ALU function execution (ADC,SBC,ADI,SBI): 00 - 1 connect 1st nibble 01 - 1 10 - 1 11 - 1 strobe accumulator store (low nibble) / flags 00 - 2 connect 2nd nibble 01 - 2 10 - 2 11 - 2 strobe accumulator store (high nibble) / flags
Code: Select all
_________________
/RST ______|
______ _ _ _ _
CLK |_| |_| |_| |_| |_ 6.666 MHz
______ ___ ___
CLK1 |___| |___| |_ 3.333 MHz
______ _______
CLK2 |_______| |_ 1.666 MHz
1st stage:
__________ _
/OE |___________| 450 ns
. ___ .
REGRD _____________| |_____ 150 ns
. . ___
REGWR _________________| |_ 150 ns
| 300ns | 300ns |
^ ^
| 450ns |
| \data ready
|
\address ready
2nd stage:
_______ .
HALF1 _____| |_________ 300 ns
. ___ .
ASTO1 _________| |_________ 150 ns
. _______
HALF2 _____________| |_ 300 ns
. . ___
ASTO2 _________________| |_ 150 ns
| 300ns | 300ns |
Поправил, слегка расширив функционал - теперь надо переделать и перезаказать платку NEDONAND-4...Shaos wrote:Вот нагородил 4-битное АЛУ, построенное из четырёх "слайсов" (см. выше) - тут тоже любая арифметическая операция 1xx осуществляет простое сложение 4-битных входных величин A и B (обнуление флага С для ADI/SBI уже есть, а вот инверсию B для SBC надо будет делаться этажом выше) - всего получилось 4*6+6=30 корпусов 7400:
Всё проверил - работает! Всё - это RRC,RLC,NAN,XOR и A+B+C. Кстати тут мне удалось вывести C'=1 в случае логических операций NAN и XOR (в первом варианте C' выводился как при сложении даже для логических операций, т.е. его значение зависело от аргументов)
P.S. В-принципе, можно уже нарисовать и заказать платки "слайсов", которые по приходу можно собрать и воткнуть в бредборду, на которой собрать это 4-битное АЛУ и погонять на разных скоростях, наблюдая за результатом по осциллографу, чтобы оценить пиковое быстродействие...
P.P.S. На самом деле оценить можно прямо сейчас, прикинув задержки в схеме - т.к. один 74F00 гейт в среднем имеет задержку порядка 3.5 нс (5 в худшем случае), то задержка в одном слайсе будет до 9*3.5=31.5 нс (45 в худшем случае), а на всём АЛУ - 4*31.5+4*3.5=140 нс (в худшем случае 180+20=200) или 1/(2*140e-9)=3.5 МГц (в худшем случае 2.5 МГц)!
P.P.P.S. Чуть позже добавил вычисление флага переполнения V', который используется если аргументы сложения и вычитания были со знаком, а в случае неарифметических операций там будет мусор...
P.P.P.P.S. 23 февраля 2016 года добавил пару NAND-гейтов, чтоб выдавать V'=1 только в случае сложений-вычитаний (когда O2=1) и теперь количество корпусов стало ровным - можно разводить платку
P.P.P.P.P.S. 1 марта 2016 года поправил взятие аргумента для сдвигов RRC/RLC (надо было B вместо A), добавил обнуление флага C в случае операций A=A+n и A=A-n, а также сделал вывод наружу сигнала /ZERO, который сигнализирует нулём, что выполняемая операция это RRC, для которой порядок исполнения нибблов должен быть обратный (сначала старший ниббл, потом младший)...
 |
 |
Code: Select all
1.1) GND - ground
1.2) D0 - output data bit 0
1.3) D1 - output data bit 1
1.4) D2 - output data bit 2
1.5) D3 - output data bit 3
1.6) COUT - output of carry/borrow
1.7) VOUT - output of overflow
1.8) /O0 - inverted O0 (just in case)
1.9) /O1 - inverted O1 (just in case)
1.10) /O2 - inverted O2 (just in case)
1.11) /ZERO - "0" if operation is 000
1.12) VCC - power +5V
2.1) O0 - operation input bit 0
2.2) O1 - operation input bit 1
2.3) O2 - operation input bit 2
2.4) C - carry/borrow input
2.5) A0 - first argument bit 0
2.6) A1 - first argument bit 1
2.7) A2 - first argument bit 2
2.8) A3 - first argument bit 3
2.9) B0 - second argument bit 0
2.10) B1 - second argument bit 1
2.11) B2 - second argument bit 2
2.12) B3 - second argument bit 3
Code: Select all
A=E ; no ALU
A=A+1 ; used ALU (2nd stage of pipeline)
NOP ; no ALU (required because A is not yet ready)
E=A ; no ALU
A=0 ; no ALU
ADC D ; used ALU (2nd stage of pipeline)
NOP ; no ALU (required because A is not yet ready)
D=A ; no ALU
Процы будут иметь разные ПЗУ команд, разные наборы регистров, разные первые ступени конвейера, но общую вторую ступень с АЛУ и общее ОЗУ данных - в этой конфигурации можно делать всякие интересные штуки типа того же копирования спрайтов через XOR или умножения! Ну или просто паралелльные процессы программировать, общающиеся через мьютексы и очереди передачи сообщений... Тем не менее со дня на день должны прийти три "неправильные" платки NEDONAND-4, заказанные мной ранее, на которых всё же можно потестить большинство функционала АЛУ (разве что придётся тестировать сдвиги через входы A, а не через B, ну и флаг C задавать для всех операций сложения 1xxx). Потестить можно например путём подсоединения к этой NEDONAND-4 (с воткнутыми в неё четырьмя NEDONAND-3) платы с пиком nedoCPU-16, используемой в качестве тестового прибора, задающего входные воздействия и анализирующего выходы на правильность и скорость срабатывания (придётся немножко плату подковырять, подрезав несколько дорожек и бросив несколько проводков):Shaos wrote:Поправил, слегка расширив функционал - теперь надо переделать и перезаказать платку NEDONAND-4...Shaos wrote:Вот нагородил 4-битное АЛУ, построенное из четырёх "слайсов" (см. выше)...
....
P.P.P.P.P.S. 1 марта 2016 года поправил взятие аргумента для сдвигов RRC/RLC (надо было B вместо A), добавил обнуление флага C в случае операций A=A+n и A=A-n, а также сделал вывод наружу сигнала /ZERO, который сигнализирует нулём, что выполняемая операция это RRC, для которой порядок исполнения нибблов должен быть обратный (сначала старший ниббл, потом младший)...
Code: Select all
NN4 (bad one) -> nedoCPU-16
-----------------------------
1) GND
2) D0 ~~~
3) D1 ~~~
4) D2 ~~~
5) D3 ~~~
6) COUT-> RA0 (flag C output)
7) VOUT-> RA1 (flag V output)
8) /O0 RA2 (wire to D0 output)
9) /O1 RA3 (wire to D1 output)
10) /O2 RA4 (wire to D2 output)
11) NC* RA5 (wire to D3 output)
12) VCC -> VCC
13) --- -> GND
14)
15) O0 -> RB0 (operation 0 input)
16) O1 -> RB1 (operation 1 input)
17) O2 -> RB2 (operation 2 input)
18) C -> RB3 (flag C input)
19) A0 -> RB4 (argument A bit 0 input)
20) A1 -> RB5 (argument A bit 1 input)
21) A2 -> RB6 (argument A bit 2 input)
22) A3 -> RB7 (argument A bit 3 input)
23) B0 ~~~
24) B1 -> RC0 (argument B bit 1 input)
25) B2 -> RC1 (argument B bit 2 input)
26) B3 -> RC2 (argument B bit 3 input)
27) RC3 (wire to B0 input)
28) RC4 (not connected)
29) RC5 (not connected)
30) RC6 (not connected - used for RS232)
RC7 (not connected - used for RS232)
