Почему в РК ПДП был вывернут наизнанку

[aav8]

Кстати - почему в РК ПДП был вывернут наизнанку?
... наверное для сокращения кол-ва микросхем (корпусов)?

[b2m]

Кстати - почему в РК ПДП был вывернут наизнанку?

Это прямое следствие того, что порты были отображены на память.

Для того, чтобы записать что-то в контроллер ПДП, нужно ему подать активный сигнал на IOWR (при этом он не должен находиться в состоянии обслуживания ПДП). Когда порты отображены на память, этот сигнал связан с сигналом "запись в память". Однако сигнал IOWR двунаправленный, и когда контроллер находится в состоянии обслуживания ПДП, он сам рулит этим сигналом.

Обычно, чтение из памяти сопровождается активацией контроллером сигналов MEMR и IOWR, что в случае с РК привело бы к активации "записи в память". Поэтому хитрые разработчики поменяли направление передачи, и при чтении из области экрана контроллер выдаёт сигналы MEMW и IORD. При этом сигнал MEMW игнорируется (не разведён), и поскольку "запись в память" не активна, то происходит чтение из памяти (т.к. адрес соответствует области памяти), а сигнал IORD через логическое И идёт на WR контроллера дисплея, объединяясь с сигналом записи в порт контроллера дисплея.

[Shaos]

> а сигнал IORD через логическое И идёт на WR контроллера дисплея, объединяясь с сигналом записи в порт контроллера дисплея.

а кто выставляет CS контроллеру дисплея тогда? адрес ведь должен быть C000 на шине, чтобы он на WR среагировал, не?

или в режиме ПДП чипселект CS у ВГ75 игнорируется?

[alexcp]

В режиме ПДП DACK играет ту же роль, что CS при работе с процессором.

[b2m]

а кто выставляет CS контроллеру дисплея тогда?

А зачем нам CS? Мы же не собираемся в управляющие регистры контроллера писать.

[Shaos]

а кто выставляет CS контроллеру дисплея тогда?

А зачем нам CS? Мы же не собираемся в управляющие регистры контроллера писать.

Ну как зачем - этож чипселект:

Screenshot from 2024-02-06 08-33-15.png

Они не могли в доке написать, что в некоторых случаях запись и без CS случается?...