Троичный сумматор

[Lavr]

т.е. ты таки перешёл на DG403 как и все мы?

Нет... тут как-то давно кто-то давал ссылку на дешёвые DG403 - я тогда их и прикупил из жадности в запас.
Но поскольку сейчас трудно делать что-то другое, я решил проверить, насколько они соответствуют
моим моделям и расчетам в Proteus. Публика у нас частенько норовит упрекнуть меня за счетоводство...

[Shaos]

Ну а что двоичная логика выигрывает, это понятно, её, как минимум, полировали долго.

Троичную логику сколько ни полируй, она не станет лучше или проще, чем нарисовал я.
Сложнее - да, проще - нет, потому что у меня модели "почти идеальны"...

Но 314 тразисторов это в 6 раз больше 52-х... И в чем преимущество?
Пока преимущество неочевидно по меньшей мере.

Я придумал как сделать ещё меньше транзисторов в троичном полном сумматоре ( причём одинаковых ; )

TernaryFullAdder.gif

Если внимательно поглядеть на эту схему из троичных мультиплексоров, то можно увидеть, что 3 троичных входа управляют тремя колонками мультиплексоров (и один из входов также используется как переключаемый сигнал во второй колонке), т.е. как я и говорил в другом топике - нет никакой необходимости дублировать декодер троичного сигнала в каждом мультиплексоре - нам надо лишь поставить по паре компараторов на каждый вход - это 26*3=78 транзисторов плюс 1 на генератор тока. Далее по 10 транзисторов на преобразование выходов компараторов в 6 управляющих дифференциальных сигналов для ключей - 79+10*3=109. Далее полученные сигналы управления спускаются в каждой колонке мультиплексоров для управления ихними ключами - по 6 транзисторов на мультиплексор. У нас 10 полных мультиплексоров - это ещё 60 транзисторов - и 4 полумультиплексора - там как бы по 4 транзистора на каждый, однако там где есть P или N сигналы можно упроститься до 1 транзистора в плече, т.е. выходит по 3 транзистора на каждый из 4 полусумматоров или ещё 12. Такой же трюк можно проделать с первыми двумя мультиплексорами где есть P и N - уменьшив 60 до 56. В итоге получается 109+56+12=177 транзисторов. Самый компактный двоичный полный сумматор состоит из 24 транзисторов, но т.к. трит в полтора раза тяжелее чем бит мы будем сравнивать с 24*1.5=36. Выходит минимальный троичный полный сумматор в 4.92 раза тяжелее двоичного. Если выкинуть навороченные компараторы и обойтись простыми инверторами со сдвинутыми порогами (т.е. схитрить), то это будет по 8 транзисторов на каждый вход или 24 - на 55 транзисторов меньше, чем с компараторами или 122 всего - уже только в 3.39 раз тяжелее...

Про двоичные сумматоры: https://electronics.stackexchange.com/questions/279495/please-help-me-understand-how-this-cmos-mirror-adder-works

[jefffree]

Пользуясь идеями Маслова С. П. я разработал схему ячейки троичного сумматора с тремя токовыми входами и токовыми выходами разряда и переноса. Возможно, схема сыровата и даже избыточна. Она включает 56 активных компонентов, но генераторы тока могут быть заменены резисторами. Поскольку это логика с переключением тока, она должна иметь крайне высокое быстродействие при большом потреблении.

[jefffree]

Изобретения Маслова С. П. :

[Lavr]

Изобретения Маслова С. П. :

Знакомы мы в общем-то с изобретательским творчеством г-на Маслова С. П. ...
viewtopic.php?p=165722#p165722

Вопрос возникает: а что же г-н Маслов С. П. на своих элементах каких-нибудь троичных устройств не сделал?

[jefffree]

Вопрос возникает: а что же г-н Маслов С. П. на своих элементах каких-нибудь троичных устройств не сделал?

Я пришёл к выводу, что собирать троичный комп на дискретных элементах в одиночку -- задача гигантская. Можно попробовать выполнить её группой из нескольких человек, как делались Сетуни. Кто-то разрабатывает схемотехнику, кто-то рисует платки, кто-то собирает, кто-то финансирует, администрирует.

[Shaos]

Вопрос возникает: а что же г-н Маслов С. П. на своих элементах каких-нибудь троичных устройств не сделал?

Я пришёл к выводу, что собирать троичный комп на дискретных элементах в одиночку -- задача гигантская. Можно попробовать выполнить её группой из нескольких человек, как делались Сетуни. Кто-то разрабатывает схемотехнику, кто-то рисует платки, кто-то собирает, кто-то финансирует, администрирует.

Ну если внимательно почитать этот форум, то можно заметить, что троичный комп сообща тут уже строили - см. viewtopic.php?f=79&t=17752

[Lavr]

Ну если внимательно почитать этот форум, то можно заметить, что троичный комп сообща тут уже строили - см. viewtopic.php?f=79&t=17752

Строили-строили... но так и не достроили...
Хотя финансовую сторону вопроса организатор "стройки" доходчиво осветил...

[BEPEP]

Зарегистрировался специально, что бы написать свои соображения на сей счёт. Я сейчас занят проектированием троичного сумматора и я не согласен с автором топика по ряду вопросов или его утверждений.

И я надеюсь, что ни у кого нет сомнений, что полный троичный сумматор следует делать вот так:

Троичный сумматор, это 4 входа: вход Переноса и три числа - А+B+C . 3 входа, как изображено на рисунке, у двоичного сумматора только.
Это первая непонятка из которой вытекает много чего, в частности сложность построения схемы в которой куча лишних элементов может возникнуть. Блок-схема троичного сумматора:

Я конструировал в своё время АЛУ на элементах NAND, и на мой взгляд самая элегантная схема
сумматора на двоичных NAND выглядит следующим образом:

Я специально добавил каскад управляемого инвертора на вход В, чтобы учесть возможность вычитания,
13 элементов NAND x 4 транзистора = 52 МОП-транзистора

Если эту схему делать на кристалле на котором матрица состоит только из элементов И-НЕ, то схема элегантная - безусловно! Но если строить схему сумматора на транзисторах, то их меньше потребуется. Наглядный пример полного сумматора с управляемой инверсией одного числа:
https://dzen.ru/a/Z21cEDTfGFamVbZr
На один бит 20 биполярных транзисторов, если эту схему реализовать по технологии КМОП, то 20*2 = 40 штук транзисторов на один бит! Что на 12 транзисторов, или на 3 элемента логики, меньше чем в вашей схеме.

314 МОП-транзисторов полного троичного сумматора.

По моим предварительным подсчётам, потому как управляемый инвертор ещё не реализовал, на полный троичный сумматор требуется порядка 60 транзисторов МОП. Примерно на 1/3 больше чем на полный двоичный сумматор.
Что-то вы хватили лишку изрядно.

[Shaos]

И как же оно будет выглядеть с 60 транзисторами? У меня меньше 122 не получается...

P.S. Я думал про то, что у полного троичного сумматора надо бы 4 входа иметь т.к. всё равно выходит 2 выхода (т.к. сумма будет от -4 до +4), но т.к. "Full Adder" это всё-таки 3 входа, то 4-входвовый сумматор можно обозвать "Fuller Adder" т.е. ещё более полный сумматор

[BEPEP]

И как же оно будет выглядеть с 60 транзисторами? У меня меньше 122 не получается...

На рисунке выше, бок схема сумматора, мне пока не удалось вменяемую схему нарисовать троичного "исключающего ИЛИ" или, как автор её тут назвал - mod3
Нарисовал только троичное "И" и "ИЛИ". Однако, можно в схему добавить "управляемый инвертор" и тогда всё получается.
Схема сумматора с этим самым "управляемым инвертором".

4-2.png

На блок-схеме их 3 штуки. На остальные элементы схемы у меня идёт 48 транзисторов. Не думаю, что на этот УИ 20 штук транзисторов должно уйти.
Но я пока только рисую. Ещё не проверял. Практика - критерий истины. До дела дойдёт - проверю.
.............
Схема неверная. Точнее выход её неверен. Как опубликовал только и заметил. Так что пока думаю. Один элемент "И" надо добавить и всё станет правильно. Т.е. = ещё 4 транзистора. Итого , не считая 3 элементов УИ - 52 транзюка.
..........
Хотя нет - всё вроде правильно. Голова сейчас не работает. Отдохнуть надо. Нарисую всё, проверю в симуляторе, тогда отпишусь.

[BEPEP]

... мне пока не удалось вменяемую схему нарисовать троичного "исключающего ИЛИ" или, как автор её тут назвал - mod3
Нарисовал только троичное "И" и "ИЛИ". Однако, можно в схему добавить "управляемый инвертор" и тогда всё получается.
Схема сумматора с этим самым "управляемым инвертором".

На блок-схеме их 3 штуки. На остальные элементы схемы у меня идёт 48 транзисторов. Не думаю, что на этот УИ 20 штук транзисторов должно уйти.
Но я пока только рисую. Ещё не проверял. Практика - критерий истины. До дела дойдёт - проверю.
.............
Схема неверная. Точнее выход её неверен. Как опубликовал только и заметил. Так что пока думаю. Один элемент "И" надо добавить и всё станет правильно. Т.е. = ещё 4 транзистора. Итого , не считая 3 элементов УИ - 52 транзюка.
..........
Хотя нет - всё вроде правильно. Голова сейчас не работает. Отдохнуть надо. Нарисую всё, проверю в симуляторе, тогда отпишусь.

Сегодня всё дорисовал, на полный сумматор получилось 112 транзисторов.
Что-то обсчитался я , и ошибку в схеме нашёл, пришлось ещё транзисторов добавлять.

3.png

3-2.png

3-3.png

Как-то так. Не исключено что ещё косяки есть.

[Shaos]

Транзисторы все одинаковые? т.к. обычные PMOS и NMOS? Или какие-то особенные со сдвинутыми порогами, перевёрнутыми режимами и т.д.?

[BEPEP]

Транзисторы все одинаковые? т.к. обычные PMOS и NMOS? Или какие-то особенные со сдвинутыми порогами, перевёрнутыми режимами и т.д.?

P и N канальные. Перевёрнутых режимов в этих схемах нет. Самые популярные мосфеты с "диодом" внутри. Желательно комплементарные пары использовать, конечно же.

.....
Прошу прощения, есть перевёрнутый режим в последней схеме - два транзистора в инверторе. Их надо какие то без "диодов" смотреть.
......
Хотя, - нет. Это меня уже опять что-то глючит Всё норм - "перевёртышей" нет.

[BEPEP]

Для полноты картины нарисовал ещё схему управляемых инверторов для вычитания. Что бы сравнение с битовым сумматором тут более чёткое было.
На управляющем входе +1, то тогда входящее число инвертируется:

3-4.png

И наоборот, на управляющем входе -1, то тогда происходит инверсия:

3-5.png

Итого: полный троичный сумматор на транзисторах с управляемой функцией вычитания = 124 транзистора.

По поводу транзисторов дополнительные соображения. Управляющие ключи открытия и закрытия базовых, выходных каскадов должным быть быстрее транзисторов самих выходных каскадов, так как сигнал проходит через 2 транзистора. Их задержки желательно иметь меньше раза в 3, минимум 2, для "чистой" осциллограммы в реальности.

Всё равно условное сравнение получается. Как считать? Эти схемы не совсем КМОП, присутствуют сопротивления. Но что бы было КМОП тут не нужно все элементы умножать на два.
Второй вопрос существенный, - тут сумматор на 4 входа , а также диапазон значений от -4 до +4.
...............
В этих двух схемах , УИ+1 и УИ-1, на выходные ключи ещё пара сопротивлений нужна. При 0 коротыш получается. А в мультисиме коротыша нет, он это всё съедает без ошибок почему -то
В схеме сумматора УИ +1-1 коротыша нет - не попадает инвертирующий каскад на 0 там никак.