Использование стандартных КМОП микросхем и КМОП транзисторов

[BEPEP]

Я в 2015 году кстати когда свой троичный чип разрабатывал, то среди многочисленных тестовых схем на том чипе были схема троичного инвертора и схема троичного буфера, которые я построил по всем правилам построения схем CMOS - всё строго комплиментарно и с многоэтажными цепями - у меня тогда вышло 18 транзисторов (9 pMOS и 9 nMOS) и там, и там - потом в силиконе всё работало на ура (хоть и медленно). Схемы эти я "продал" ребятам, которые оплатили половину производства чипов (вместе с ещё одной хитрой троичной схемкой построенной по ихнему ТЗ) поэтому привести принципиальные схемы тут не смогу

Могу лишь сказать, что такой способ построения троичных схем мне НЕ понравился и я сконцентрировался на троичных селекторах...

Для буфера или инвертора 18 транзисторов переборище! Это вот как раз особенности CMOS такие. В двоичной логике CMOS , это количество транзюков в ТТЛ просто надо умножать на два. Буфер или инвертор ТТЛ = 1 транзюк, CMOS = 2 транзюка и так далее.

Но это ещё не вся беда. За ней следующая идут, а именно, если реализовывать на кристалле, то выгодней, для дешевезны изделия тупо, оперировать двумя логическими элементами и на них всю схему строить. Что увеличивает порядочно итоговое кол-во транзисторов. Увеличивает площадь кристалла самого. Но, как это ни странно, для его изготовления и обработки технологических процессов меньше требуется тогда, а стало быть его цена ниже становится. A CMOS это фактически везде, в любом элементе, инверсия стоит, которую зачастую снова инвертить надо.
В относительно свежих даташитах от ТИ даже стали рисовать схему устройства элемента какого, я рядом чутка другая схема, по которой он реально в кристалле вылеплен. Раньше так не рисовали. Это была тайна-тайная разработчиков. С недавних пор стало практиковаться, хорошим тоном стало.
И какая бы схема не была, это уже третья "беда" . её ещё по разному развести можно - изготовить. В одном случае будет одна и та же схема быстрее работать, в другом, где лепили абы как, менее шустрее.
Так что тут много факторов влияющих на характеристики конечного изделия.

[BEPEP]

В подтверждение моих слов, что у меня не CMOS схемотехника, а скорее ТТЛ только на мосфетах. Наглядный пример, кстати:

Регистр.png

Схема ещё пока не допилена. Потому что тут ещё нет последовательного ввода - но вполне себе готовый регистр - ячейка памяти. В паре мест Н-канальные транзисторы в ней более уместны нежели "зеркало" из П-канала. Да и итоговое кол-во - нечётное.

[BEPEP]

Сама по себе CMOS схемотехника - это только отсутствие жоров тока в статике. Если про скорости думать, то тут уже рулит BiCMOS - обычная CMOS схемка элемента к который на выход просто буфер из биполярных транзюков , при чём одноструктурных(N-P-N), прикручен.
Но такие буферы можно и в этой схемотехнике прикрутить.
С просторов интернетов картинки, для наглядности:

CMOS инвертор обычный в осциллограммке:

BiCMOS:


Не исключено , что картинки Админа этого форума. Почта на том ресурсе никнейм Админа повторяет
http://phg.su/

[Shaos]

не - он chaos, а я shaos

[BEPEP]

не - он chaos, а я shaos

Ну, хороший ресурс! Коротко, по делу, с иллюстрациями.
Если это ты, у меня вопрос, не силён в названиях схемотехнических стилистик, NMOS с P-каналом тоже NMOS называется?
У меня тут путаница.

Сорян, чаос-шаос - не понял юмора. Тогда извиняюсь

Но всё равно, у него там то что у меня обозвано NMOS и никак иначе. и в ней P-канальные транзюки допускаются, как я понял.

[BEPEP]

Кстати говоря, когда я делал двоичный калькулятор нигде не нашёл толкового объяснения почему в той схемотехнике не принято с эмиттера сигнал снимать, только с коллектора снимается. А вот у него, только аккурат в схемотехнике NMOS это ясно объяснено. Грубо говоря вместо сопротивлений когда теже мосфеты стоят , то мосфет в цепи эмиттера н-канальный работать не будет в качестве токоограничителя.
Ещё там у него нашёл гениальную схемку XNOR - всего на двух транзисторах. Ещё один и XOR всего на трёх транзюках получается.
Был потрясён, удивлён! такое решение в голову не приходило.

[BEPEP]

Ещё немного оттуда слямзю:

Основная идея CMOS: мы не хотим чтобы ток протекал от питания к земле в
момент работы, поэтому мы используем пару транзисторов (один n-типа,
другой p-типа, один из них соединяет выход с питанием, другой с землей.
Они дополняют друг друга (complimentary). В результате ток течет от
питания к земле в элементе только в момент переключения, в остальное время
энергопотребление значительно меньше.

Сравнение мощности рассеяния CMOS и TTL в зависимости от частоты:

Т.е. на высоких скоростях все прелести КМОП теряются, наоборот только количество транзисторов двоекратное , тормозить будет. ИМХО

[askfind]

D-Trigger TRIT (dynamic logic) 25/05/2025 S.- Peterburg,
Vladimir V. E-Mail: askfind@ya.ru

Ссылка - https://t.me/setun_1958/16951/17486

Моделирование троичного D-триггера на динамической логике.

Q1,Q2 выходные сигналы трита по двух проводам.

Моделирование в программе LTSpice IV.

[askfind]

Книга К. Секен, М. Томпсет, Приборы с переносом заряда
Год выпуска 1978
Количество страниц 328 шт.

Ссылка: https://djvu.online/file/K9m6aitwEb5ZX? ... s233313922

]Описание

Книга является первой монографией в мировой литературе, посвященной приборам с переносом зарядка (ППЗ), в частности приборам с зарядовой связью (ПЗС). Она дает полное представление о принципах работы ПЗС, основных физических процессах в этих приборах, способах построения различных устройств на ПЗС, их архитектуре и технологии изготовления. В ней дан подробный анализ применений ППЗ в качестве приемников изображения и в устройствах обработки аналоговой и цифровой информации.
Издательство: Мир

[askfind]

ДИНАМИЧЕСКАЯ CMOS ЛОГИКА
Ссылка: http://phg.su/basis2/X86.HTM


Динамический CMOS

В 80-х годах очень активно использовалась динамическая CMOS логика.
Например элемент памяти можно было реализовать на 3х транзисторах:

Методика работы такая: когда CLK1 активен устанавливается состояние,
затем CLK1 закрывается. Тем не менее у вентиля есть паразитная емкость и пока заряд не стечет
а у транзисторов высокий импеданс схема будет работать.

Время стока заряда зависит от температуры и проектной нормы.
Для 1.5mkm это в интервале от 1 (при очень малой температуре) до 10^(-6)
секунд.

386, большая часть 486 процессоров были динамическими (как следствие
могли работать только в ограниченном диапазоне тактовых частот).
С уменьшением проектной нормы заряд стал уходить гораздо быстрее,
и от динамических структур стали отказыватся, хотя в свое время они позволяли
экономить много места на кристале.

Общий вид динамической структуры:

Для увеличения скорости применяются более сложные варианты логики
на базе CMOS:

[BEPEP]

Интересный поток сознания в картинках.
А зачем там в модели D-триггера стоят конденсаторы? Это просто какая-то модель-эквивалент чего-то такого , которого в природе пока нет, или прикладная схемотехника в которой кондеи влепили , что бы процессоры интел не обогнало по скоростям?

Посыла не понял, от слова вообще. Речь идёт о паразитных ёмкостях и тут зачем-то ещё ёмкости лепят. Клин-клином вышибают что ли?

[Shaos]

Тут автор явно переливает из пустого в порожнее

[BEPEP]

Случайно напоролся на коуб видос.
https://coub.com/view/2noke5
Коуб "гифка" повествует, что эта схема на КМОП транзисторах, но только N-канальных. Долго ржал
Ну, и любителям псевдо троичности тоже намёк - мультивибратор на 3 "лампочки"

[askfind]

Тут автор явно переливает из пустого в порожнее

"Мы не ценим тго, что имеем" (С)

Инженерная школа была массовой и широкой.

Сейчас простые вещи необъодимо поворять 77 раз, чтобы что0то осталось в голове у будущих специалистов.

[Shaos]

Я в 2015 году кстати когда свой троичный чип разрабатывал, то среди многочисленных тестовых схем на том чипе были схема троичного инвертора и схема троичного буфера, которые я построил по всем правилам построения схем CMOS - всё строго комплиментарно и с многоэтажными цепями - у меня тогда вышло 18 транзисторов (9 pMOS и 9 nMOS) и там, и там - потом в силиконе всё работало на ура (хоть и медленно). Схемы эти я "продал" ребятам, которые оплатили половину производства чипов (вместе с ещё одной хитрой троичной схемкой построенной по ихнему ТЗ) поэтому привести принципиальные схемы тут не смогу

Могу лишь сказать, что такой способ построения троичных схем мне НЕ понравился и я сконцентрировался на троичных селекторах...

Нету тут у меня никакой CMOS , писал же об этом уже не раз. Это скорее NMOS , только отзеркаленная P-каналом или с участием P-канала.

Вспомнил вроде как я в 2015 году планировал произвольные троичные схемы строить в стандартном CMOS-процессе где есть только стандартные nMOS и pMOS транзисторы (без резисторов). Вобщем каждый троичный блок на кристалле будет двоичным устройством, но с троичными входами и троичными выходами. Микросхема питается от +5В. Также в микросхему снаружи будет приходить половинчатый уровень Uref = +2.5В. Троичные входы каждого блока будут преобразовываться в пару двоичных сигналов через схемы NOR2 и NAND2 (см. тут). Далее эти пучки двоичности для каждого троичного выхода будут подаваться на 2 двоичные схемы, построенные по правилам многоэтажной CMOS-логики:

1. Схема формирования N (0) и P (1)
2. Схема формирования O (выдающая 0 когда на троичном выходе надо получить O или 1 для других значений)

Выход второй схемы будет отключать от троичного выхода выход первой схемы (например по схеме CMOS-буфера) и подключать к нему Uref (например через Transmission Gate) когда надо получить среднее значение O - так будет получаться трёхуровневый выходной сигнал. При формировании логики внутри этих схем могут использоваться промежуточные двоичные сигналы их других схем - чисто для уменьшения количества транзисторов. Вобщем как-то так