текут вообще мало-мало, а они - старьё!
У вас небось с реальными КМОП ПТ на входе полно ОУ...
Но ещё раз говорю - мне не нравится такое решение...
Тринарное исчисление против бинарного
Moderator: haqreu
-
Lavr
- Supreme God
- Posts: 16787
- Joined: 21 Oct 2009 08:08
- Location: Россия
-
Shaos
- Admin
- Posts: 24397
- Joined: 08 Jan 2003 23:22
- Location: Silicon Valley
Зато на нём уже можно реально что-то строить, а потом внутренности можно подменить на что-то статическое...
P.S. Объясню ещё раз чем хорош такой подход - любую троичную комбинационную схему можно построить на троичных мультиплексорах (MUX - один вход управления, три входа, один выход). Блок MEM по сути тот же MUX, у которого предпоследний вход отсутствует и есть конденсатор внутри. По идее можно создать универсальный троичный элемент соединив функционал MUX и MEM в одном блоке - просто приняв, что если один из входов мультиплексора не подключен, то при подаче соответствующего уровня на вход управления, блок будет сохранять предыдущее значение (можно даже построить компонент для логисима, который будет это эмулить 2 двоичными сигналами на каждый троичный сигнал с использованием триггеров - MUX и MEM я уже давно сделал, а вот с гибридным элементом пока затык, но я знаю, что он возможен).
P.S. Объясню ещё раз чем хорош такой подход - любую троичную комбинационную схему можно построить на троичных мультиплексорах (MUX - один вход управления, три входа, один выход). Блок MEM по сути тот же MUX, у которого предпоследний вход отсутствует и есть конденсатор внутри. По идее можно создать универсальный троичный элемент соединив функционал MUX и MEM в одном блоке - просто приняв, что если один из входов мультиплексора не подключен, то при подаче соответствующего уровня на вход управления, блок будет сохранять предыдущее значение (можно даже построить компонент для логисима, который будет это эмулить 2 двоичными сигналами на каждый троичный сигнал с использованием триггеров - MUX и MEM я уже давно сделал, а вот с гибридным элементом пока затык, но я знаю, что он возможен).
-
Lavr
- Supreme God
- Posts: 16787
- Joined: 21 Oct 2009 08:08
- Location: Россия
По твоим же измерениям - быстродействие никуда не годное.Shaos wrote:Зато на нём уже можно реально что-то строить, а потом внутренности можно подменить на что-то статическое...
Да и мой опыт показывает - если нет цепи притяжки к уровню нуля, такой
элемент можно рассматривать только как учебный.
По работе делали мы такие схемы - называются схемы слежения/хранения -
и лучшая статическая замена для них - АЦП и двоичые регистры хранения...
PS. И потом - вы же сами пришли к выводу, что двухтактый выходной каскад -
это потребление энергии в состоянии троичного "0"...
iLavr
-
Lavr
- Supreme God
- Posts: 16787
- Joined: 21 Oct 2009 08:08
- Location: Россия
Ха-ха...Lavr wrote:И я вот тут сделал прикидку, как считает троичный счетчик:
Откуда видно, что троичные аналоги D-триггеров больше напоминают по сути
"циркуляторы" и уж точно не переписывают состояние своего инверсного
выхода /Q - на прямой выход Q через вход D.
Устами начинающих глаголет истина! 
В троичной логике кроме функции троичной инверсии:
существует функция циклического отрицания:
Так вот согласно этой функции -1, 0, 1 во время счёта мило "отрицаются
циклически" - точно как на моей диаграмме...
Поэтому и строят свои "триттеры" все по вот такому принципу:
А мы тут с b2m копья ломаем и брутально ломимся в открытые двери...
iLavr
-
Lavr
- Supreme God
- Posts: 16787
- Joined: 21 Oct 2009 08:08
- Location: Россия
И то и другое - полумеры на первый случай...Shaos wrote:Здравый смысл подсказывает мне, что синхросигнал в виде пилы будет давать больше помех, чем синхросигнал в виде синусоиды, нет?...
Я торопился иметь что-то готовое, чтобы со счетчиком поработать...
Только ситуация в свете вышесказанного изменилась...
Нормальный генератор для троичной логики - это обычный RC-генератор
на КМОП-логике, подключенный по питанию к +Uп/-Uп, и тактирующий
устройство циклического отрицания, как ты его не назови...
А в импульсных схемах помех полюбому дофига... спроси у старика Фурье...
PS. Вот почему и актуальна брошюра про "Сетунь" Брусенцова, прямо интересно -
сколько у него в ней было истинно троичного, а сколько - обычного...
iLavr
-
Lavr
- Supreme God
- Posts: 16787
- Joined: 21 Oct 2009 08:08
- Location: Россия
Коньюнкцию в троичной логике вводят в общем-то вот так:Lavr wrote:Ну и пока я делаю троичный NAND, может быть кто-либо выложит
его верную таблицу истинности? А потом сравним с моим образцом?
Значит таблицы истинности для троичной конъюнкции и её отрицания имеютcильная конъюнкция (A & B) имеет следующие значения истинности:
1) она верна, когда A верно и B верно;
2) она ложна, когда ложно по крайней мере одно из них (каково бы ни было
в это время значение другого из них);
3) она определена только в этих случаях (и не определена, следовательно,
в остальных).
следующий вид:
Ну, в принципе, логично: в двоичности тоже конъюнкция истинна при совпадении
прямых сигналов.
А тут ещё и по "0" проскакивает "-1"...
В общем этот троичный NAND так меня уже утомил своими детскими
болезнями, что я для наглядности составил себе два графика с иллюстрациями,
как вентиль троичный NAND пропускает счётный сигнал (а) и привычный
нам сигнал (б), сформированный синусоидой (или симметричной пилой).
При управляющих вентилем сигналах 1, 0, -1 - на втором входе.
PS. Похоже, придётся подбирать параметры ключей выходного каскада...
На одинаковых "идеальных" моделях полевиков - не вырисовывается...
Впрочем, на "идеальных" транзисторах у меня и обычный ТТЛ-вентиль не получился.
iLavr
-
Lavr
- Supreme God
- Posts: 16787
- Joined: 21 Oct 2009 08:08
- Location: Россия
Да - по твоей ссылке этот момент популярно разжевали...Shaos wrote:Кстати MIN и MAX замечательно строятся на диодах...
Но как-то меня не возбуждает ДРЛогикой заняться... Хотя, подозреваю,
у меня где-то лежит обувная коробка с такими элементами от "Промiнь"...
Надо найти пофоткать их что-ли... а то выкину как-нибуть решительно
в мусорку этот раритет на германиевых транзисторах!
PS. Ну надо же!
Николай Брусенцов wrote:... людям, оболваненным двузначной логикой, войти в трехзначную логику не дано.
Источник wrote:Троичная система, с которой так любят носиться не шибко образованные в ВТ "патриоты",
то же самое, что три пола в половом размножении...
Интересно теоретически, что-то такое дает в перспективе, но на практике - очень сложно
и ненадежно.
iLavr
-
Lavr
- Supreme God
- Posts: 16787
- Joined: 21 Oct 2009 08:08
- Location: Россия
И засада оказалась вот в чём: полевики я поставил идеальные, с порогом в нуле,Lavr wrote:Как только сделал вот такой выходной каскад:Lavr wrote:...пока я делаю троичный NAND...
Выходной троичный сигнал сразу вдруг перекосило...
Под нагрузкой 1Ком просаживается вообще сильно...
Причем вся гнусность в выходном каскаде, как ни странно...
Если нижние транзисторы поставить в параллель (управление сейчас синфазное),
Сигнал более-менее выравнивается... Засада какая-то...
PS. Похоже, придётся подбирать параметры ключей выходного каскада...
На одинаковых "идеальных" моделях полевиков - не вырисовывается...
и с индуцированным каналом...
То есть - полностью они не закрывались, и служили нагрузкой друг-другу...
Для двоичного вентиля в модели это и незаметно. Есть сквозной ток - да и ладно...
А вот в троичном вентиле - не так!
При притягивании к уровню нуля получаются разные делители и пропорциональность
троичного сигнала искажается.
В общем, надо брать транзюки с индуцированным каналом, подбирать пороговое
напряжение, да ещё неплохо крутизну получше поставить, и пара транзюков
со встроенным каналом может также понадобиться...
Но есть и плюс - много лет спустя после ВУЗа померял характеристики канальных
транзюков!
И отметил странную вещь: влияния потенциала подложки на характеристики моделей
полевиков в EWB практически не заметно...
iLavr
-
Shaos
- Admin
- Posts: 24397
- Joined: 08 Jan 2003 23:22
- Location: Silicon Valley
-
Lavr
- Supreme God
- Posts: 16787
- Joined: 21 Oct 2009 08:08
- Location: Россия
Наоборот - более подходящие в среднем для большинства применений.Shaos wrote:Значит ли это, что EWB имеет фиговые модели транзисторов?...
Это же модель ideal я взял.
К сожалению, как и в случае с биполярным вентилем, я не знаю точных
параметров КМОП-ключей для микросхем.
Да это и не важно в принципе. Выставлю нужные значения в моделях и сохраню
их как TriNMOP и TriPMOP, к примеру...
Я поискал подходящие готовые SPICE-модели, но попадались лишь мощные
FET-ы.
Так что обойдусь теми что есть. А то для ТТЛ-вентиля я больно долго искал
подходящие, а мог бы тоже создать нужную модель.
iLavr
-
Shaos
- Admin
- Posts: 24397
- Joined: 08 Jan 2003 23:22
- Location: Silicon Valley
Вот держи модели NMOS и PMOS транзисторов для 0.5um CMOS процесса:
Code: Select all
* BSIM3 models for AMI Semiconductor's C5 process
*
* Don't forget the .options scale=300nm if using drawn lengths
* and the MOSIS SUBM design rules
*
* 2<Ldrawn<500 10<Wdrawn<10000 Vdd=5V
* Note minimum L is 0.6 um while minimum W is 3 um
* Change to level=49 when using HSPICE
.MODEL NMOS NMOS ( LEVEL = 8
+VERSION = 3.1 TNOM = 27 TOX = 1.39E-8
+XJ = 1.5E-7 NCH = 1.7E17 VTH0 = 0.6696061
+K1 = 0.8351612 K2 = -0.0839158 K3 = 23.1023856
+K3B = -7.6841108 W0 = 1E-8 NLX = 1E-9
+DVT0W = 0 DVT1W = 0 DVT2W = 0
+DVT0 = 2.9047241 DVT1 = 0.4302695 DVT2 = -0.134857
+U0 = 458.439679 UA = 1E-13 UB = 1.485499E-18
+UC = 1.629939E-11 VSAT = 1.643993E5 A0 = 0.6103537
+AGS = 0.1194608 B0 = 2.674756E-6 B1 = 5E-6
+KETA = -2.640681E-3 A1 = 8.219585E-5 A2 = 0.3564792
+RDSW = 1.387108E3 PRWG = 0.0299916 PRWB = 0.0363981
+WR = 1 WINT = 2.472348E-7 LINT = 3.597605E-8
+XL = 0 XW = 0 DWG = -1.287163E-8
+DWB = 5.306586E-8 VOFF = 0 NFACTOR = 0.8365585
+CIT = 0 CDSC = 2.4E-4 CDSCD = 0
+CDSCB = 0 ETA0 = 0.0246738 ETAB = -1.406123E-3
+DSUB = 0.2543458 PCLM = 2.5945188 PDIBLC1 = -0.4282336
+PDIBLC2 = 2.311743E-3 PDIBLCB = -0.0272914 DROUT = 0.7283566
+PSCBE1 = 5.598623E8 PSCBE2 = 5.461645E-5 PVAG = 0
+DELTA = 0.01 RSH = 81.8 MOBMOD = 1
+PRT = 8.621 UTE = -1 KT1 = -0.2501
+KT1L = -2.58E-9 KT2 = 0 UA1 = 5.4E-10
+UB1 = -4.8E-19 UC1 = -7.5E-11 AT = 1E5
+WL = 0 WLN = 1 WW = 0
+WWN = 1 WWL = 0 LL = 0
+LLN = 1 LW = 0 LWN = 1
+LWL = 0 CAPMOD = 2 XPART = 0.5
+CGDO = 2E-10 CGSO = 2E-10 CGBO = 1E-9
+CJ = 4.197772E-4 PB = 0.99 MJ = 0.4515044
+CJSW = 3.242724E-10 PBSW = 0.1 MJSW = 0.1153991
+CJSWG = 1.64E-10 PBSWG = 0.1 MJSWG = 0.1153991
+CF = 0 PVTH0 = 0.0585501 PRDSW = 133.285505
+PK2 = -0.0299638 WKETA = -0.0248758 LKETA = 1.173187E-3
+AF = 1 KF = 0)
*
.MODEL PMOS PMOS ( LEVEL = 8
+VERSION = 3.1 TNOM = 27 TOX = 1.39E-8
+XJ = 1.5E-7 NCH = 1.7E17 VTH0 = -0.9214347
+K1 = 0.5553722 K2 = 8.763328E-3 K3 = 6.3063558
+K3B = -0.6487362 W0 = 1.280703E-8 NLX = 2.593997E-8
+DVT0W = 0 DVT1W = 0 DVT2W = 0
+DVT0 = 2.5131165 DVT1 = 0.5480536 DVT2 = -0.1186489
+U0 = 212.0166131 UA = 2.807115E-9 UB = 1E-21
+UC = -5.82128E-11 VSAT = 1.713601E5 A0 = 0.8430019
+AGS = 0.1328608 B0 = 7.117912E-7 B1 = 5E-6
+KETA = -3.674859E-3 A1 = 4.77502E-5 A2 = 0.3
+RDSW = 2.837206E3 PRWG = -0.0363908 PRWB = -1.016722E-5
+WR = 1 WINT = 2.838038E-7 LINT = 5.528807E-8
+XL = 0 XW = 0 DWG = -1.606385E-8
+DWB = 2.266386E-8 VOFF = -0.0558512 NFACTOR = 0.9342488
+CIT = 0 CDSC = 2.4E-4 CDSCD = 0
+CDSCB = 0 ETA0 = 0.3251882 ETAB = -0.0580325
+DSUB = 1 PCLM = 2.2409567 PDIBLC1 = 0.0411445
+PDIBLC2 = 3.355575E-3 PDIBLCB = -0.0551797 DROUT = 0.2036901
+PSCBE1 = 6.44809E9 PSCBE2 = 6.300848E-10 PVAG = 0
+DELTA = 0.01 RSH = 101.6 MOBMOD = 1
+PRT = 59.494 UTE = -1 KT1 = -0.2942
+KT1L = 1.68E-9 KT2 = 0 UA1 = 4.5E-9
+UB1 = -6.3E-18 UC1 = -1E-10 AT = 1E3
+WL = 0 WLN = 1 WW = 0
+WWN = 1 WWL = 0 LL = 0
+LLN = 1 LW = 0 LWN = 1
+LWL = 0 CAPMOD = 2 XPART = 0.5
+CGDO = 2.9E-10 CGSO = 2.9E-10 CGBO = 1E-9
+CJ = 7.235528E-4 PB = 0.9527355 MJ = 0.4955293
+CJSW = 2.692786E-10 PBSW = 0.99 MJSW = 0.2958392
+CJSWG = 6.4E-11 PBSWG = 0.99 MJSWG = 0.2958392
+CF = 0 PVTH0 = 5.98016E-3 PRDSW = 14.8598424
+PK2 = 3.73981E-3 WKETA = 5.292165E-3 LKETA = -4.205905E-3
+AF = 1 KF = 0)
-
Lavr
- Supreme God
- Posts: 16787
- Joined: 21 Oct 2009 08:08
- Location: Россия
-
Shaos
- Admin
- Posts: 24397
- Joined: 08 Jan 2003 23:22
- Location: Silicon Valley
угу - для процесса C5 (0.5um) - я это пару лет назад с одного сайта стянул (щас уже не могу там это найти), зато вот нашёл ещё поновее модели - 1um и 50nm:Lavr wrote:Спасибо, безусловно!
То есть, ты хочешь сказать, что это конкретно параметры КМОП-транзисторов
в интегральном исполнении?
http://cmosedu.com/cmos1/cmosedu_models.txt
скопипащу сюда 1 um, т.к. оно вроде покомпактнее:
Code: Select all
*
* Long channel models from CMOS Circuit Design, Layout, and Simulation,
* Level=3 models VDD=5V, see CMOSedu.com
*
.MODEL N_1u NMOS LEVEL = 3
+ TOX = 200E-10 NSUB = 1E17 GAMMA = 0.5
+ PHI = 0.7 VTO = 0.8 DELTA = 3.0
+ UO = 650 ETA = 3.0E-6 THETA = 0.1
+ KP = 120E-6 VMAX = 1E5 KAPPA = 0.3
+ RSH = 0 NFS = 1E12 TPG = 1
+ XJ = 500E-9 LD = 100E-9
+ CGDO = 200E-12 CGSO = 200E-12 CGBO = 1E-10
+ CJ = 400E-6 PB = 1 MJ = 0.5
+ CJSW = 300E-12 MJSW = 0.5
*
.MODEL P_1u PMOS LEVEL = 3
+ TOX = 200E-10 NSUB = 1E17 GAMMA = 0.6
+ PHI = 0.7 VTO = -0.9 DELTA = 0.1
+ UO = 250 ETA = 0 THETA = 0.1
+ KP = 40E-6 VMAX = 5E4 KAPPA = 1
+ RSH = 0 NFS = 1E12 TPG = -1
+ XJ = 500E-9 LD = 100E-9
+ CGDO = 200E-12 CGSO = 200E-12 CGBO = 1E-10
+ CJ = 400E-6 PB = 1 MJ = 0.5
+ CJSW = 300E-12 MJSW = 0.5
