Тринарное исчисление против бинарного

[Lavr]

Встречается в сети вот такая очень простая схема троичного инвертора:

Троичный инвертер с использованием
нормально открытых МОП-транзисторов

Но у меня как троичный - не заработал... кое-как, как очень плохой двоичный...



Может транзисторы у меня НЕ нормально открытые...


PS. А вообще - очень неплохая работка на тему есть вот здесь...

[Shaos]

Вот тут я пытался чего-то родить на биполярных транзисторах:

viewtopic.php?t=56&start=25

А в том же топике чуть раньше Ronin интересные схемки соорудил из транзисторов и стабилитронов, например вот инвертор:



P.S. Лавр, почитай отчёт с jeff.tk:

http://www.scribd.com/doc/78370674/Tern ... chitecture

там на 91 странице есть схема инвертора на биполярных транзисторах с убитого trinary.cc, а также объясняется старый патентованный метод, когда в CMOS-инвертор вставляются резисторы между транзисторами, выделяя область нуля, триггеры там кстати тоже есть (см. стр. 123)

[Lavr]

Лавр, почитай отчёт с jeff.tk:
http://www.scribd.com/doc/78370674/Tern ... chitecture

Ну чего-то они от меня такого непонятного хотят, вместо того, чтобы я почитал...




Впрочем, мне кажется, я достаточно много почитал и посмотрел:
Троичная логика и необычная схемотехника

Увеличить

И попробовал я на моделях достаточно решений из найденных...

У меня сложилось мнение, что правильная схемотехника троичного вентиля
должна быть с фиксацией уровня нуля дополнительным ключом:



В этом плане следующее решение минимально по схемотехнике:



Согласись, что вот здесь слишком много деталей:

...триггеры там кстати тоже есть (см. стр. 123)

Да в общем-то мой собственный обзор в гугле показал мне, что практически всё уже
для троичного компьютера есть... В том числе и в приемлемых схемотехнически решениях.
Но почему-то даже энтузиасты до сих пор не повторят хотя-бы ту-же "Сетунь",
которой сами же и восхищаются...

Хоум-мэйд компьютеров в этом сравнении - просто дофига и разных...
А вот в Ternary-изделиях опять всех, похоже, А.С. Куликов "замочил" со своей
"12288-ми тритной моделью троичного контроллера с двухбитными и трёхбитными
троичными шинами"...

[b2m]

Я не понял, что ты хотел этим сказать...

Забудь.

Глядя на эту схему

мне показалось, что у неё может быть только два состояния. А чтобы сделать счётчик, таких инверторов должно быть три: фактически просто циклический сдвиг -1,0,1 (кстати, чтобы можно было объеденять их в несколько трит, тактовым сигналом нужно считать только переход 1 -> -1).

Но потом я подумал, у нас ведь троичный инвертор, значит и состояния тоже будет три.

Я только не понял, если условием хранения будет R=S=0, то какие комбинации R и S должны переводить его в состояния Q=-1,Q=0,Q=1?
Если S=1, то Q=1,\Q=-1
Если R=1, то Q=-1,\Q=1
А дальше?

[Lavr]

Глядя на эту схему

мне показалось, что у неё может быть только два состояния.

Ты не обижайся, но при всех моих подсветках, подчёркиваниях и выделениях тоном,
ты читаешь всё-же невнимательно.

Как должен выглядеть троичный RS-триггер попробуем представить,
отталкиваясь от принципов функционирования двоичного RS-триггера

На цитируем рисунке - двоичный триггер, про который написано, что

По активным уровням управляющих сигналов у нас есть RS-триггеры, /R/S-триггеры,
хотя нетрудно представить и смешанные версии, если ввести в схему дополнительные
инверторы.

То есть, при желании мы можем сделать и R/S-триггеры, и /RS...
Откуда по индукции далее сделан вывод:

Активный троичный логический уровень на входе R может быть тот, который
будет удобен с точки зрения схемотехники.

А вот когда все известые свойства двоичного RS-триггера были рассмотрены, я стал
по аналогии рассматривать свойства гипотетического троичного RS-триггера .

Теперь по аналогии представим себе троичный RS-триггер:

Я никаких схем внутренностей не привёл, т.к. их много разных, а предложил
лишь определиться в свойствах троичного RS-триггера.

Я только не понял, если условием хранения будет R=S=0, то какие комбинации R и S
должны переводить его в состояния Q=-1,Q=0,Q=1?
Если S=1, то Q=1, \Q=-1
Если R=1, то Q=-1,\Q=1
А дальше?

А русским по белому научиться читать не пробовал?

S=1, то Q=1, \Q=-1

Сигнал троичной логической 1 на входе S устанавливает прямой выход Q в состояние
троичной логической 1 (P), то есть выполняет операцию Set_P. На инверсном выходе
при этом устанавливается троичная логическая -1 или N.
В дальнейшем изменение состояния на входе S в пределах 0…1 не влияет на состояние
выхода Q.

S=-1, то Q=-1, \Q=1

Сигнал троичной логической -1 на входе S устанавливает прямой выход Q в состояние
троичной логической -1 (N), то есть выполняет операцию Set_N. На инверсном
выходе при этом устанавливается троичная логическая 1 или P.
В дальнейшем изменение состояния на входе S в пределах 0…-1 не влияет на состояние
выхода Q, а вот переход к троичной логической 1 на входе S – снова вызовет переход -
Set_P.

Если R=1, то Q=0,\Q=0

Активный троичный логический уровень на входе R сбросит триггер в состояние Q = 0 и
/Q = 0, то есть, в состояние троичного логического 0.

Но возможен и вариант:

Если R=-1, то Q=0,\Q=0

Активный троичный логический уровень на входе R может быть тот, который будет удобен
с точки зрения схемотехники.

Q=0,\Q=0 - кажется странным, да? Но...

Как должен выглядеть троичный RS-триггер попробуем представить,
... с учётом специфики троичной функции инверсии.

PS. Да и на рисунке это всё отражено...


Если я правильно понял смысл троичности, то 1 - ДА, -1 - НЕТ, а 0 - НЕ ОПРЕДЕЛЕНО.

[b2m]

при всех моих подсветках, подчёркиваниях и выделениях тоном

По-моему, ты злоупотребляешь этим.

Я никаких схем внутренностей не привёл

Ну извини, я не телепат, откуда мне было знать, что та схема, которую я увидел, к делу не относится.

[Lavr]

при всех моих подсветках, подчёркиваниях и выделениях тоном

По-моему, ты злоупотребляешь этим.

Но ты и при этом не понимаешь простой текст...

Я только не понял, если условием хранения будет R=S=0, то какие комбинации R и S должны переводить его в состояния Q=-1,Q=0,Q=1?

Поэтому у меня другое мнение.

Я никаких схем внутренностей не привёл

Ну извини, я не телепат, откуда мне было знать, что та схема, которую я увидел, к делу не относится.

Мы все не телепаты, поэтому общаемся посредством письменной речи.

Теперь вспомним определение двоичного RS-триггера, а это у нас устройство
с обратными связями, и двумя устойчивыми состояниями (бистабильная
ячейка), способное к хранению информации в пределах одного бита (0
или 1), и способное скачком переходить из одного состояния в другое.

При этом выводы исторически получили названия: Set – установка триггера в
единичное состояние и ReSet – установка триггера в нулевое состояние (сброс).
Подразумевается также, что состояние триггера – это логическое состояние его
прямого выхода Q (Quit).
Схемотехнически обычно всегда присутствует и инверсный выход /Q, но в ряде
случаев он не выводится из корпуса микросхемы.



По активным уровням управляющих сигналов у нас есть RS-триггеры, /R/S-триггеры...

Вот я и спрашиваю с удивлением:

А русским по белому научиться читать не пробовал?

[Shaos]

Лавр, почитай отчёт с jeff.tk:
http://www.scribd.com/doc/78370674/Tern ... chitecture

Ну чего-то они от меня такого непонятного хотят, вместо того, чтобы я почитал...

вот PDF того же самого возьми почитай:

http://jeff.tk/trinary/CPE%20Report%20- ... %20RC6.pdf

там у них обзор по старым патентам - подход с резисторами наиболее минимален как мне кажется, но однажды попытавшись построить на таком подходе троичный полный сумматор я получил большее кол-во транзисторов, чем есть в двоичном полном сумматоре помноженных на 1.585 (это lg2(3) коэффициент перевода количества сигналов из двоичной системы в троичную) - т.е.пока не появится реьно-троичной схемотехники, двоичные решения на CMOS, будут более компактные...

[Lavr]

вот PDF того же самого возьми почитай:

http://jeff.tk/trinary/CPE%20Report%20- ... %20RC6.pdf

Спасибо за ссылку...

А что ж никакие фирмы на западе не рискнут "издать" троичные микросхемы?
Я вижу: готовые решения - есть, патентов - море, интерес - есть...
В конце-концов, микропроцессоры толкнули в массовость - любители...

Или - что-то серийное есть, но я не в курсе?

[Shaos]

Я же говорю - на двоичном CMOS всё равно будет и компактнее, и экономичнее...

P.S. Lavr, ты бы вместо того, чтобы на b2m-а наезжать, оценил бы лучше схему Romin-a на биполярных транзисторах и стабилитронах

[Lavr]

Lavr, ты бы вместо того, чтобы на b2m-а наезжать, оценил бы лучше
схему Romin-a на биполярных транзисторах и стабилитронах

Ты немного почитай непредвзято, и слово "наезжать", пожалуй, убери...
Человек с разбегу не разобрался, - я ему терпеливо и корректно объяснил
сложные моменты...
Ну а ежли он человек язвительный, так разве ж я "наезжаю" ?

А на биполярных транзисторах я ничего пробовать не буду.
Мне уже понравились те CMOS-решения, что я погонял...

От добра - добра не ищут...

И потом - я ж действую всегда по одному принципу - это я "погонял" прототип,
чтобы знать, что ожидать по-правильному.
А попробовать я всё-же хочу - троичный триггер на аналогах туннельного
диода:



Смотри сам: 3 точки - устойчивые, 2 точки - неустойчивые -
это типичный троичный триггер!

[Shaos]

OK, b2m ты тоже не язви на Lavr-a - он этого не любит

[Lavr]

OK, b2m ты тоже не язви на Lavr-a - он этого не любит

Гы-гы-гы... Ну по сценарию кто-нибуть должен добавить:"Не ссорьтесь, девочки!"...

[b2m]

Если R=1, то Q=0,\Q=0
Но возможен и вариант:
Если R=-1, то Q=0,\Q=0

Давай рассуждать логически.

Вход S триггера соответствует простому и понятному вопросу "надо ли установить триггер?", соответственно вход R - "надо ли сбросить триггер?". Выход Q соответствует ответу "триггер установлен", а \Q - "триггер сброшен".

Исходя из определения, что 1 это да, -1 это нет, а ноль это неизвестно, мы получим следующее:
- триггер сохраняет своё состояние, если R=-1 и S=-1 (надо сбросить - нет, надо установить - нет).
- триггер устанавливается, если S=1 (надо установить - да)
- триггер сбрасывается, если R=1 (надо сбросить - да)
А теперь менее очевидное:
- R=0 или S=0 (надо ли установить или сбросить - неизвестно) переход в состояние Q=0, \Q=0 (триггер установлен/сброшен - неизвестно)


При таком подходе, если считать элементы вышеупомянутой схемы троичными (т.е. функции min или max, а инверсия - троичная), данная схема полностью соответствует вышеописанным логическим рассуждениям.

[Lavr]

Выход Q соответствует ответу "триггер установлен", а \Q - "триггер сброшен".

Вот здесь ты не прав...

Отсюда вся последующая цепочка рассуждений - ошибочна.