nedoPC.org

Community of electronics hobbyists established in 2002

...
Atom Feed | View unanswered posts | View active topics It is currently 31 May 2020 03:18



Reply to topic  [ 114 posts ]  Go to page Previous  1 ... 4, 5, 6, 7, 8  Next
Использование стандартных КМОП микросхем и КМОП транзисторов 
Author Message
Supreme God
User avatar

Joined: 21 Oct 2009 09:08
Posts: 7777
Location: Россия
Reply with quote
Shaos wrote:
Почитал книжки по CMOS-процессам - только путём играния с разницей в размерах n-MOS транзистора и p-MOS транзистора (меняя тем самым сопротивление канала) можно сдвигать границу переключения инвертора влево и вправо от середины...
...
Ещё интересный момент выудил из книжки про CMOS - если использовать CMOS элемент 2ИЛИ-НЕ как инвертор (т.е. объединив его входы вместе), то порог срабатывания должен сдвинуться влево (ближе к нулю), а если использовать элемент 2И-НЕ как инвертор, то вправо (ближе к напряжению питания)...

Что-то мне вот этот момент был очень давно непонятен с точки зрения технологии изготовления
интегральных схем на основе комплементарных МДП-транзисторов.

Собственно, то, что включение MOS транзисторов параллельно эквивалентно увеличению площади -
сомнения не вызывает, это очевидно: увеличение площади - повысит проводимость канала и включение
параллельно MOS транзисторов - повысит проводимость чисто по закону Ома.

Но вот влияние площади на пороги - для меня как-то совершенно неочевидно было... :-?

Технологию, я, правда, изучал очень давно, поэтому потратил тут время, поискал современную литературу
на эту тему, и вот что в ней написано:
Attachment:
Vgs_th.gif
Vgs_th.gif [ 14.55 KiB | Viewed 2000 times ]

То есть, про влияние площади нет ни слова... Я поискал еще, но во всех случях, изготавливая CMOS ИС,
пороги срабатывания MOS транзисторов подгоняют легированием, в частности ионным.

Проверить вариант с увеличением площади я возможности не имею, но с параллельным включением -
сложностей вызывать не должно, поэтому я рассчитал следующую схему:
Attachment:
baxpt1_.gif
baxpt1_.gif [ 8.15 KiB | Viewed 2000 times ]
для одного транзистора, а также двух и трёх идентичных MOS транзисторов, включенных параллельно.
Собственно, это обычное измерение сток-затворной характеристики в динамике.

Результат получился следующий:
Attachment:
baxpt1_3.gif
baxpt1_3.gif [ 3.98 KiB | Viewed 2000 times ]
Включение MOS транзисторов параллельно влияет на крутизну сток-затворной характеристики,
но на порог срабатывания (Vgs_th) не влияет, что, собственно, и логично, и непротиворечиво.

Вот было бы интересно посмотреть такой же рассчет под LTspiceIV, также уяснить всё же почему
"можно сдвигать границу переключения инвертора влево и вправо от середины", в то время, как
порог срабатывания MOS транзистора не изменяется, ну и в технологии всё же подгоняют пороги,
а площадь не трогают?

_________________
iLavr


10 Dec 2018 05:09
Profile
Supreme God
User avatar

Joined: 21 Oct 2009 09:08
Posts: 7777
Location: Россия
Reply with quote
Lavr wrote:
Включение MOS транзисторов параллельно влияет на крутизну сток-затворной характеристики,
но на порог срабатывания (Vgs_th) не влияет

Собственно, только более крутая сток-затворная характеристика позволяет раньше выйти на
линейный участок трём MOS транзисторам, включенным параллельно. Ближе к порогу Vgs_th.
Attachment:
cmos3_1.gif
cmos3_1.gif [ 5.99 KiB | Viewed 1985 times ]

Ниже - график переходной характеристики и сквозного тока для симметричного CMOS-инвертора,
(верхний), и для варианта, когда одно плечо состоит из трёх MOS транзисторов (нижний).
Attachment:
BAXpt2_3.gif
BAXpt2_3.gif [ 4.58 KiB | Viewed 1985 times ]

Видно, что пороги включения Vgs_th остались на своих местах, но точка переключения инвертора
сдвинулась к порогу Vgs_th строенного MOS транзистора.

Значит для успешной реализации такого фокуса нужен серьёзный зазор между порогами включения
MOS транзисторов в верхнем и нижнем плече, иначе ничего не получится.

Ну и сдвинуть, как мне кажется, точку переключения инвертора можно максимум вольта на 2...
В противном случае может быть большой сквозной ток. На нижнем графике видно, что сквозной ток
в точке переключения возрос.
(S-образная кривая - переходная характеристика, Л-образная кривая - сквозной ток.)

_________________
iLavr


10 Dec 2018 09:08
Profile
Admin
User avatar

Joined: 09 Jan 2003 00:22
Posts: 18605
Location: Silicon Valley
Reply with quote
Ну у меня всё сдвигалось - я ведь аж четверичную логику сделал на чипе путём играния с размерами

Про сдвиг порога таким способом я вычитал изначально в американском учебнике по CMOS технологии

По русски попытаюсь найти

P.S. По русски ничего не находится путнего ( половина линков ведёт сюда : ) так что вот ещё одно подтверждение по английски - это слайд из учебных материалов курса по электронике в университете илинойса:


Attachments:
Matched_CMOS_Inverter_VTC.jpg
Matched_CMOS_Inverter_VTC.jpg [ 81.09 KiB | Viewed 1954 times ]

_________________
:eugeek: https://twitter.com/Shaos1973
12 Dec 2018 20:41
Profile WWW
Admin
User avatar

Joined: 09 Jan 2003 00:22
Posts: 18605
Location: Silicon Valley
Reply with quote
Вот ещё видео-лекция имеется на эту тему:


https://youtu.be/ZXya6_ijrFc

_________________
:eugeek: https://twitter.com/Shaos1973


12 Dec 2018 21:22
Profile WWW
Supreme God
User avatar

Joined: 21 Oct 2009 09:08
Posts: 7777
Location: Россия
Reply with quote
Shaos wrote:
Ну у меня всё сдвигалось - я ведь аж четверичную логику сделал на чипе путём играния с размерами

Ты как-то невнимательно, видимо, прочитал, то что я написал, и невнимательно посмотрел
на результаты приведенного мной выше расчета.

Порог срабатывания инвертора с несколькими транзисторами в одном плече (или "крыле",
как ты пишешь) сдвигается к порогу Vgs_th этих нескольких транзисторов.

Само же пороговое напряжение mos транзисторов Vgs_th НЕ изменяется, изменяется только
крутизна сток-затворной характеристики
.

Ну и я попросил тебя проверить эти расчеты в твоём фришном LTSpice с твоими моделями
mos транзисторов.

_________________
iLavr


13 Dec 2018 15:32
Profile
Admin
User avatar

Joined: 09 Jan 2003 00:22
Posts: 18605
Location: Silicon Valley
Reply with quote
Да я вроде все графики выкладывал

_________________
:eugeek: https://twitter.com/Shaos1973


13 Dec 2018 23:47
Profile WWW
Supreme God
User avatar

Joined: 21 Oct 2009 09:08
Posts: 7777
Location: Россия
Reply with quote
Shaos wrote:
Да я вроде все графики выкладывал

Если ты не ослеп, я в первом посте своём здесь процитировал тебя с места где графики:
http://www.nedopc.org/forum/viewtopic.php?p=117331#p117331
Только ты там топик закрыл, я там ничего написать не смог.

А было мне непонятно, как же сдвигается порог срабатывания инвертора, если пороговое напряжение -
Vgs_th - не меняется...
Ну я-то разобрался... можешь здесь лишних реплик не писать... :wink:

Обрати внимание на твою-же реплику:
Shaos wrote:
если использовать CMOS элемент 2ИЛИ-НЕ как инвертор (т.е. объединив его входы вместе), то порог срабатывания должен сдвинуться влево (ближе к нулю), а если использовать элемент 2И-НЕ как инвертор, то вправо (ближе к напряжению питания),

На Vgs_th MOS транзисторов стандартных CMOS элементов повлиять уже никак нельзя...
Но порог срабатывания элемента действительно должен сдвинуться ближе к Vgs_th верхнего
или нижнего плеча. Но даже этой величины Vgs_th - достичь не получится...

И об этом говорит вот этот расчет:
Image

_________________
iLavr


14 Dec 2018 11:37
Profile
Admin
User avatar

Joined: 09 Jan 2003 00:22
Posts: 18605
Location: Silicon Valley
Reply with quote
Lavr wrote:
Shaos wrote:
Да я вроде все графики выкладывал

Если ты не ослеп, я в первом посте своём здесь процитировал тебя с места где графики:
http://www.nedopc.org/forum/viewtopic.php?p=117331#p117331
Только ты там топик закрыл, я там ничего написать не смог...

Ну тамже ты писал, что менял параметры транзисторов в этом своём EWB, что никак не отражалось на поведении этих самых транзисторов
Наверное всё таки дело в фуфельных моделях EWB, которые неконфигурируемы в-принципе и моделируют непонятно что ;)
В LTspice я менял параметры W (ширина) и L (длина) в "плечах", что очень чётко отражалось на поведении инвертора...

_________________
:eugeek: https://twitter.com/Shaos1973


14 Dec 2018 20:41
Profile WWW
Admin
User avatar

Joined: 09 Jan 2003 00:22
Posts: 18605
Location: Silicon Valley
Reply with quote
Вот инвертор, сляпанный на скорую руку из встроенных NMOS и PMOS:


Attachments:
Screenshot from 2018-12-14 20-00-01.png
Screenshot from 2018-12-14 20-00-01.png [ 66.38 KiB | Viewed 1884 times ]

_________________
:eugeek: https://twitter.com/Shaos1973
14 Dec 2018 21:01
Profile WWW
Admin
User avatar

Joined: 09 Jan 2003 00:22
Posts: 18605
Location: Silicon Valley
Reply with quote
Вот когда у нижнего транзистора L в 2 раза больше:


Attachments:
Screenshot from 2018-12-14 20-02-05.png
Screenshot from 2018-12-14 20-02-05.png [ 66.68 KiB | Viewed 1884 times ]

_________________
:eugeek: https://twitter.com/Shaos1973
14 Dec 2018 21:03
Profile WWW
Admin
User avatar

Joined: 09 Jan 2003 00:22
Posts: 18605
Location: Silicon Valley
Reply with quote
вот когда у верхнего больше в 2 раза:


Attachments:
Screenshot from 2018-12-14 20-03-28.png
Screenshot from 2018-12-14 20-03-28.png [ 65.98 KiB | Viewed 1883 times ]

_________________
:eugeek: https://twitter.com/Shaos1973
14 Dec 2018 21:04
Profile WWW
Admin
User avatar

Joined: 09 Jan 2003 00:22
Posts: 18605
Location: Silicon Valley
Reply with quote
PWL(0 0 5 5) это за 5 секунд входное напряжение меняется от 0 до 5

_________________
:eugeek: https://twitter.com/Shaos1973


14 Dec 2018 21:05
Profile WWW
Admin
User avatar

Joined: 09 Jan 2003 00:22
Posts: 18605
Location: Silicon Valley
Reply with quote
Вот для сравнения верхний транзистор в 10 раз больше:


Attachments:
Screenshot from 2018-12-14 20-05-58.png
Screenshot from 2018-12-14 20-05-58.png [ 66.97 KiB | Viewed 1882 times ]

_________________
:eugeek: https://twitter.com/Shaos1973
14 Dec 2018 21:07
Profile WWW
Admin
User avatar

Joined: 09 Jan 2003 00:22
Posts: 18605
Location: Silicon Valley
Reply with quote
Lavr wrote:
Обрати внимание на твою-же реплику:
Shaos wrote:
если использовать CMOS элемент 2ИЛИ-НЕ как инвертор (т.е. объединив его входы вместе), то порог срабатывания должен сдвинуться влево (ближе к нулю), а если использовать элемент 2И-НЕ как инвертор, то вправо (ближе к напряжению питания),

На Vgs_th MOS транзисторов стандартных CMOS элементов повлиять уже никак нельзя...
Но порог срабатывания элемента действительно должен сдвинуться ближе к Vgs_th верхнего
или нижнего плеча. Но даже этой величины Vgs_th - достичь не получится...

У меня в планах потестить стандартные CMOS элементы (трёхвходовые NOR и NAND) - микросхемы лежат на столе, ждут своего часа ;)

_________________
:eugeek: https://twitter.com/Shaos1973


14 Dec 2018 21:18
Profile WWW
Supreme God
User avatar

Joined: 21 Oct 2009 09:08
Posts: 7777
Location: Россия
Reply with quote
Shaos wrote:
Ну тамже ты писал, что менял параметры транзисторов в этом своём EWB, что никак не отражалось на поведении этих самых транзисторов
Я менял смещение на подложке - оно не влияет, поскольку просто не учитывается в моделях.
А больше я там ничего не менял, поскольку бестолку менять "идеальные" модели.
Поэтому я позже потратил время и нашел модели реальных транзисторов:
http://www.nedopc.org/forum/viewtopic.php?f=85&t=17792#p138790
Вот в них уже я менял, то что имеет смысл менять - Vgs_th и токи.
Геометрию я не менял, я же не собирался их изготавливать. :wink:
Ну и смещение на подложке у них тоже не влияет, т.к. модель трёхвыводная.
http://www.nedopc.org/forum/viewtopic.php?f=85&t=17792&start=15#p138904

Shaos wrote:
Наверное всё таки дело в фуфельных моделях EWB, которые неконфигурируемы в-принципе и моделируют непонятно что ;)

Моделей "фуфельных" и "моделей EWB" просто не бывает. :-? Все модели - PSpice.
Просто в зависимости от задачи они разного уровня сложности, до 8-го включительно.

Shaos wrote:
В LTspice я менял параметры W (ширина) и L (длина) в "плечах", что очень чётко отражалось на поведении инвертора...
Эти параметры я не менял, поскольку в реальном транзисторе я на них повлиять никак не могу.

Картинки, которые ты приводишь, неинформативны, поскольку ты не снял сток-затворную характеристику
для разных вариантов своих транзисторов:
Image
Хотя я об этом и просил:
Lavr wrote:
Вот было бы интересно посмотреть такой же рассчет под LTspiceIV, ...


Если посмотреть на тот рисунок, который ты выложил, то по нему Vgs_th транзисторов
в обоих плечах инвертора где-то 0.5 В (ну 1 В максимум) - помечено желтым.
Attachment:
Screenshot from 2018-12-14 20-02-05.gif
Screenshot from 2018-12-14 20-02-05.gif [ 21.19 KiB | Viewed 1868 times ]

Порог переключения несимметричен и прижимается к Vgs_th слева (синий интервал со стрелками, короче
сиреневого), но достичь его не сможет.

_________________
iLavr


15 Dec 2018 06:09
Profile
Display posts from previous:  Sort by  
Reply to topic   [ 114 posts ]  Go to page Previous  1 ... 4, 5, 6, 7, 8  Next

Who is online

Users browsing this forum: No registered users and 2 guests


You cannot post new topics in this forum
You cannot reply to topics in this forum
You cannot edit your posts in this forum
You cannot delete your posts in this forum
You cannot post attachments in this forum

Search for:
Jump to:  
Powered by phpBB® Forum Software © phpBB Group
Designed by ST Software.