nedoPC.org

Что-то мне вот этот момент был очень давно непонятен с точки зрения технологии изготовления
интегральных схем на основе комплементарных МДП-транзисторов.

Собственно, то, что включение MOS транзисторов параллельно эквивалентно увеличению площади -
сомнения не вызывает, это очевидно: увеличение площади - повысит проводимость канала и включение
параллельно MOS транзисторов - повысит проводимость чисто по закону Ома.

Но вот влияние площади на пороги - для меня как-то совершенно неочевидно было...

Технологию, я, правда, изучал очень давно, поэтому потратил тут время, поискал современную литературу
на эту тему, и вот что в ней написано:

То есть, про влияние площади нет ни слова... Я поискал еще, но во всех случях, изготавливая CMOS ИС,
пороги срабатывания MOS транзисторов подгоняют легированием, в частности ионным.

Проверить вариант с увеличением площади я возможности не имею, но с параллельным включением -
сложностей вызывать не должно, поэтому я рассчитал следующую схему:
для одного транзистора, а также двух и трёх идентичных MOS транзисторов, включенных параллельно.
Собственно, это обычное измерение сток-затворной характеристики в динамике.

Результат получился следующий:
Включение MOS транзисторов параллельно влияет на крутизну сток-затворной характеристики,
но на порог срабатывания (Vgs_th) не влияет, что, собственно, и логично, и непротиворечиво.

Вот было бы интересно посмотреть такой же рассчет под LTspiceIV, также уяснить всё же почему
"можно сдвигать границу переключения инвертора влево и вправо от середины", в то время, как
порог срабатывания MOS транзистора не изменяется, ну и в технологии всё же подгоняют пороги,
а площадь не трогают?

Собственно, только более крутая сток-затворная характеристика позволяет раньше выйти на
линейный участок трём MOS транзисторам, включенным параллельно. Ближе к порогу Vgs_th.

Ниже - график переходной характеристики и сквозного тока для симметричного CMOS-инвертора,
(верхний), и для варианта, когда одно плечо состоит из трёх MOS транзисторов (нижний).

Видно, что пороги включения Vgs_th остались на своих местах, но точка переключения инвертора
сдвинулась к порогу Vgs_th строенного MOS транзистора.

Значит для успешной реализации такого фокуса нужен серьёзный зазор между порогами включения
MOS транзисторов в верхнем и нижнем плече, иначе ничего не получится.

Ну и сдвинуть, как мне кажется, точку переключения инвертора можно максимум вольта на 2...
В противном случае может быть большой сквозной ток. На нижнем графике видно, что сквозной ток
в точке переключения возрос.
(S-образная кривая - переходная характеристика, Л-образная кривая - сквозной ток.)

Ну у меня всё сдвигалось - я ведь аж четверичную логику сделал на чипе путём играния с размерами

Про сдвиг порога таким способом я вычитал изначально в американском учебнике по CMOS технологии

По русски попытаюсь найти

P.S. По русски ничего не находится путнего ( половина линков ведёт сюда : ) так что вот ещё одно подтверждение по английски - это слайд из учебных материалов курса по электронике в университете илинойса:

Ты как-то невнимательно, видимо, прочитал, то что я написал, и невнимательно посмотрел
на результаты приведенного мной выше расчета.

Порог срабатывания инвертора с несколькими транзисторами в одном плече (или "крыле",
как ты пишешь) сдвигается к порогу Vgs_th этих нескольких транзисторов.

Само же пороговое напряжение mos транзисторов Vgs_th НЕ изменяется, изменяется только
крутизна сток-затворной характеристики.

Ну и я попросил тебя проверить эти расчеты в твоём фришном LTSpice с твоими моделями
mos транзисторов.

Да я вроде все графики выкладывал

Если ты не ослеп, я в первом посте своём здесь процитировал тебя с места где графики:
http://www.nedopc.org/forum/viewtopic.php?p=117331#p117331
Только ты там топик закрыл, я там ничего написать не смог.

А было мне непонятно, как же сдвигается порог срабатывания инвертора, если пороговое напряжение -
Vgs_th - не меняется...
Ну я-то разобрался... можешь здесь лишних реплик не писать...

Обрати внимание на твою-же реплику:

На Vgs_th MOS транзисторов стандартных CMOS элементов повлиять уже никак нельзя...
Но порог срабатывания элемента действительно должен сдвинуться ближе к Vgs_th верхнего
или нижнего плеча. Но даже этой величины Vgs_th - достичь не получится...

И об этом говорит вот этот расчет:

Ну тамже ты писал, что менял параметры транзисторов в этом своём EWB, что никак не отражалось на поведении этих самых транзисторов
Наверное всё таки дело в фуфельных моделях EWB, которые неконфигурируемы в-принципе и моделируют непонятно что
В LTspice я менял параметры W (ширина) и L (длина) в "плечах", что очень чётко отражалось на поведении инвертора...

Вот инвертор, сляпанный на скорую руку из встроенных NMOS и PMOS:

Вот когда у нижнего транзистора L в 2 раза больше:

вот когда у верхнего больше в 2 раза:

PWL(0 0 5 5) это за 5 секунд входное напряжение меняется от 0 до 5

Вот для сравнения верхний транзистор в 10 раз больше:

У меня в планах потестить стандартные CMOS элементы (двухвходовые NOR и NAND) - микросхемы лежат на столе, ждут своего часа

Я менял смещение на подложке - оно не влияет, поскольку просто не учитывается в моделях.
А больше я там ничего не менял, поскольку бестолку менять "идеальные" модели.
Поэтому я позже потратил время и нашел модели реальных транзисторов:
http://www.nedopc.org/forum/viewtopic.php?f=85&t=17792#p138790
Вот в них уже я менял, то что имеет смысл менять - Vgs_th и токи.
Геометрию я не менял, я же не собирался их изготавливать.
Ну и смещение на подложке у них тоже не влияет, т.к. модель трёхвыводная.
http://www.nedopc.org/forum/viewtopic.php?f=85&t=17792&start=15#p138904


Моделей "фуфельных" и "моделей EWB" просто не бывает. Все модели - PSpice.
Просто в зависимости от задачи они разного уровня сложности, до 8-го включительно.

Эти параметры я не менял, поскольку в реальном транзисторе я на них повлиять никак не могу.

Картинки, которые ты приводишь, неинформативны, поскольку ты не снял сток-затворную характеристику
для разных вариантов своих транзисторов:

Хотя я об этом и просил:


Если посмотреть на тот рисунок, который ты выложил, то по нему Vgs_th транзисторов
в обоих плечах инвертора где-то 0.5 В (ну 1 В максимум) - помечено желтым.

Порог переключения несимметричен и прижимается к Vgs_th слева (синий интервал со стрелками, короче
сиреневого), но достичь его не сможет.

Ну то что порог срабатывания не может быть ниже 0.5В или выше 4.5В наверное не страшно?

Как "сток-затворную" эту снять? Я на твоей картинке не увидел

P.S. Там у тебя какой-то 1 Ом стоит - с него чтоли? Я в графиках показываю ток в источнике питания - этого недостаточно?