КР1801ВМ1

[Shaos]

У меня есть парочка (см. слева):

Продавец этих процыков, некий ru.seller, держит на своих ебейских страничках стандартное отображение всех трёх. Я растолкал картинки по тематическим топикам - в частности сюда ставлю картинку про ВМ1:



P.S. Материалы про 1801 процы (включая схемы БК-шек):
http://vak.ru/doku.php/proj/bk-fpga
http://vak.ru/doku.php/proj/bk/1801vm1
http://vak.ru/doku.php/proj/bk/1801vm-series
Судя по описанному там, некоторые выводы К1801ВМ1, обозванные на картинке "SP" имеют вполне конкретное назначение:
27 - это PA0
26 - это PA1
которые обозначают адрес процессора в системе (отсюда следует, что процессоров не может быть больше четырёх)
3 - это DMGI (вход одобрения захвата шины от предыдущего процессора - в LSI-11 используется тот же механизм)
6 - автор пишет, что назначение неизвестно (соединить с +5), однако я могу предположить, что это IAKI (по аналогии с DMGI это также вход одобрения от предыдущего проца, но прерывания - как в LSI-11).

[Shaos]

Вот схема картриджа памяти для БК-шки. Эмулирует МПИ интерфейс (ГОСТ 26765.51-86)
Также немного по нему есть в книге О.Н.Лебедева "Применение микросхем памяти в электронных устройствах"
http://kolanvi.nm.ru/8.gif

Перенёс схему на этот сайт (картинка кликабельна):

По этой схеме выходит, что если даже идёт обращение к байту (когда должен учитываться бит A0) выбранная половинка памяти всё-равно засылает свой байт в свою же половину слова данных - какой тогда смысл в таком "побайтовом" обращении, если слово всё также идёт на шину - просто неиспользуемая половинка шины в подвешенном состоянии остаётся?...

P.S. Вроде понял - в документации на PDP-11 вычитал, что чтение всегда целым словом, а вот запись может быть как целым словом, так и отдельным байтом - в зависимости от состояния A0 пишется либо старший байт слова (при A0=0) либо младший (при A0=1), причём сразу в свою половинку.

Соответствие русских и "стандартных" названий шины Q-bus:

ДА00...ДА15 = AD0...AD15
СИА = SYNC
ВВОД = DIN
ВЫВОД = DOUT
БАЙТ = WTBT
СИП = RPLY
БЛК = ? (подана "1")
Е = ? (может быть подана "1")

[Случайность]

кстати несоответствие УГО в разных справочниках бесит. Ощущение что каждый рисовал кто во что горазд. Так нечестно.

вот исправил УГО согласно с пояснениям.



надо обновить в первом посте.

Вот схема картриджа памяти для БК-шки.

есть подобная схема Но там уже модуль ОЗУ ПЗУ и поэтому микросхем чуточку больше.

[Shaos]

кстати несоответствие УГО в разных справочниках бесит. Ощущение что каждый рисовал кто во что горазд. Так нечестно.

вот исправил УГО согласно с пояснениям.



надо обновить в первом посте.

Всё-таки IAKI надо переобозвать обратно в SP - это ведь только гипотеза была, которую надо проверять экспериментально...

[Случайность]

без проблем сейчас переименую

вот схема отладочного модуля.

увы исходное качество говно так что узнавал что за микры по справочнику. сверя обозначения и ноги

остались вопросы что за ИС DD17

DD3 предположил что жто К155ТЛ2 Но по чему на схеме где есть инверсный выход а где нет?
DD2 это К555ЛА3 по ногам подходит только она. Но на схеме это элементы И так всеже кто это может быть?

ну и мог ошибиться в нумерации шин. Просьба проверить и сообщить об ошибках



Оригинал тут

http://wdigest.ru/mpss_pdf/1986/mpss-1986-02.pdf
http://wdigest.ru/mpss1986/mpss02_1986.htm тут картинки стр 33

исправленый проц

[Случайность]

Хотелось бы узнать у опытных насколько реальна эта машинка? или она нерабочая системно? А то подумываю собрать. Благо что комплектуха там легко добываемая в любых количествах.

[Shaos]

Хотелось бы узнать у опытных насколько реальна эта машинка? или она нерабочая системно? А то подумываю собрать. Благо что комплектуха там легко добываемая в любых количествах.

да, похоже на правду - только там ЛЛ1 (ИЛИ), а не И-НЕ (кстати все счетверённые 2-входовые логические элементы будут по ногам подходить):



и память там самая обычная, но только подключена к процу через необычные контроллеры памяти - 588ВГ2 и они даже до сих пор производятся, например в Беларуси - я бы взял штучек 5 в соиках

ещё по-моему в левом-нижнем углу они намудрили - можно было попроще сделать с этими DCLO/ACLO и тактовый генератор на конденсаторе это как-то некузяво...

[Случайность]

Точно. Вот это я тупанул. Не додумался страницу справочника перевернуть. Точнее перевернул нов графу с ЛЛ не глянул. Посыпаю голову пеплом.

Сейчас переправлю.

[Случайность]

вот забавная страничка из книжки



вот откуда они это взяли. Зачем что то выдумывать когда все есть.

[Случайность]

раскрываем тайну DD17. Отчаявшись искать что то подобное среди ТТЛ серий. Решил полистать КМОП серии. В итоге подходит К561ЛН1. Надеюсь в этот раз не ошибся. Вот уж лепили ЧПРП.

[Shaos]

раскрываем тайну DD17. Отчаявшись искать что то подобное среди ТТЛ серий. Решил полистать КМОП серии. В итоге подходит К561ЛН1. Надеюсь в этот раз не ошибся. Вот уж лепили ЧПРП.

Это вроде бы ввод кнопок - его как угодно можно сделать, причём сохранив совместимость с программой

[Случайность]

вот в этой статье
http://vak.ru/doku.php/proj/bk/1801vm-series

описание взято с книги

Микропроцессоры - справочное пособие для разработчиков судовой РЭА

так как раз и график есть работы в СМП конфигурации.

так что вот и автор нашелся кто написал про это. А компиляция в кучу это уже дело какого то студня.

[Случайность]

найдена схема модуля памяти.

по идее должен подойти к любой подобной машинке (авторский журнальный вариант)

это исправленый вариант схемы (по справочным данным на 588ВГ2)

[Shaos]

схема похожа на огрызок схемы из МПСС, однако я тут вижу конденсаторы подключенные к ВГ2, через которые по-видимому задержка ответа в проц происходит, но в первоначальной схеме только резисторы - кондёров не видно...

[Случайность]

схема взята из МПСС но конденсаторы там были назначение этих цепей задержка выдачи сигнала SYNC относительно ВК1 и ВК2 при считывании и записи данных в память.

так что по идее этот девайс можно прилеплять к чему угодно.