Реальный 8086/88 + FPGA

[Vic3Dexe]

2newold86
Если не затруднит, замеряйте напругу на ps/2 разъеме вашей платки с циклоном, пин 4. Интересует - там 5 или 3.3V.

Прикидываю интерфейс, встал вопрос согласования уровней. В вашей плате как-то все просто, пытаюсь понять, где подвох
Там вообще двунаправленый ps/2, или можно только слушать?

upd: и номиналы последовательных резисторов в цепях clk/data на тот же разъем подсмотрите, плс.

[оффтоп]
Рано я радовался. Моя схема стартует через раз, виснет регулярно, иногда вообще творит, что хочет.
По signal tap-у видно, что данные в проц отправляются корректные, но доходят до него через раз. Похоже шлейфы звенят по-страшному.
Как у вас вообще на шлейфах что-то заработало - не понимаю
Буду переделывать свое, воткну циклон мезонином на плату с процом, плюс поправлю множество мелких косяков.

[newold86]

Если не затруднит, замеряйте напругу на ps/2 разъеме вашей платки с циклоном, пин 4.

Прошу прощения, что раньше не ответил - в разъездах был. Чтобы закрыть максимум возможных вопросов, прилагаю схему и описание интерфейса PS/2 для отладочной платы DE2-115, там все довольно просто и, вроде, понятно.

Кстати, нужно согласовать терминологию - "моя платка" это действительно платка моей разработки с процессором и его обрамлением, а вот все остальное, включая интерфейс PS/2, находится на вполне серийной отладочной плате Terasic DE2-115.

Прикидываю интерфейс, встал вопрос согласования уровней. В вашей плате как-то все просто, пытаюсь понять, где подвох

Как раз непонятно - о какой плате идет речь, о согласовании уровней между чем и чем, где именно кажется слишком просто ?

Там вообще двунаправленый ps/2, или можно только слушать?

У меня пока только слушается - руки не дошли сделать двухсторонний интерфейс, но железо ограничения на это не накладывает.

Как у вас вообще на шлейфах что-то заработало - не понимаю

Я, кажется, упоминал, что мне это много крови попило, и на electronix.ru я по этому поводу много консультировался.

[Vic3Dexe]

Чтобы закрыть максимум возможных вопросов, прилагаю схему и описание интерфейса PS/2 для отладочной платы DE2-115, там все довольно просто и, вроде, понятно.

Схему и описание я уже давно забрал с сайта терасика. Потому и спрашиваю, так как на схеме этого нет:
- напруга на разъеме, пин 4 (там может быть как 5, так и 3.3, судя по тому, что я успел поизучать)
- номиналы последовательных резисторов, они не указаны

а вот все остальное, включая интерфейс PS/2, находится на вполне серийной отладочной плате Terasic DE2-115.

"Вашей" - я имел ввиду имеющейся у вас

Как раз непонятно - о какой плате идет речь, о согласовании уровней между чем и чем, где именно кажется слишком просто ?

О DE2-115. Интерфейс к клавомыше двунаправленный, 5В в общем случае. Циклон ни разу не 5В толерантен, поэтому согласование неизбежно, кроме того, оно должно быть двухсторонним. По схеме из pdf ничего такого нет, вот и ищу подвох.

У меня пока только слушается - руки не дошли сделать двухсторонний интерфейс, но железо ограничения на это не накладывает.

А что за клава? Как я понял, многие новые клавы умеют 3.3В, а вот моя митсуми - только 5. Так что, видимо, буду городить полноценное согласование.

[newold86]

Схему и описание я уже давно забрал с сайта терасика. Потому и спрашиваю, так как на схеме этого нет:
- напруга на разъеме, пин 4 (там может быть как 5, так и 3.3, судя по тому, что я успел поизучать)
- номиналы последовательных резисторов, они не указаны

Вы смотрели последнюю страницу файла, который я приложил к предыдущему письму ? Там это все есть...

[Vic3Dexe]

Вы смотрели последнюю страницу файла, который я приложил к предыдущему письму ? Там это все есть...

Уупс.. виноват, недосмотрел. Этого у меня нет. Спасибо, все вопросы сняты.

Вы не могли бы схему (именно схему, откуда этот последний лист) целиком выложить?
Если терасик против - можно на мыло (vic3dexe_собак_gmail.ком).

[newold86]

Вы не могли бы схему (именно схему, откуда этот последний лист) целиком выложить?

Не уверен, смогу ли сделать это в ближайшие день - два.

Но вообще на сайте Terasic'а все это есть для всех их плат (насколько помню, нужно зарегистрироваться, что занимает 30 секунд, а потом идти в описание платы и раздел resources, оттуда скачивать целиком CD, который идет с платой). Кстати, очень удобно использовать эти схемы в качестве reference design, так как можно найти интерфейсы практически со всеми мыслимыми системами.

[Vic3Dexe]

Но вообще на сайте Terasic'а все это есть для всех их плат

А, ну тогда я сам, я думал они не выдают, пока не купишь

[newold86]

Буду переделывать свое, воткну циклон мезонином на плату с процом

Собственно говоря, я тоже пошел по подобному пути некоторое время назад, просто времени не было довести дело до конца.

Переразвел свою плату - добавил слой земли и слой питаний (3.3 и 5 В), поставил кучу конденсаторов на питание, убрал 8284 (пока использую Verilog модуль от Shaos'а), убрал защелку на младшие 8 разрядов адреса (но "лишнюю" микросхему преобразователя уровней оставил - так проще, чем думать о правильном коммутировании направления передачи). А главное - поставил разъемы так, что платка напрямую втыкается в соответствующие разъемы отладочной платы FPGA:

IMG_0404.JPG

IMG_0405.JPG

IMG_0406.JPG

P.S. Даже не спрашивайте, почему полигоны питания такой странной формы

[newold86]

Форма сигналов - просто идеальная по сравнению с тем, что бегало по шлейфам:

tek00004.png

И вообще приятно удивило, что заработало абсолютно без отладки (как "железной", так и софтовой)...

[Vic3Dexe]

Во сколько 4-слойка обошлась? И габариты, если можно.
Я бы еще залил пустые места на сигнальных слоях землей и прошил все это дело кучей виа. Тогда и ДДР3 можно цеплять
Длины дорожек не ровняли? Не, я понимаю, при фронте в 2-3 нс разница в пару см несущественна, но я уже дую на воду, пытаясь предусмотреть все подводные камни.
Не увидел последовательных резисторов. Сознательно или забыли?
Минимальное расстояние меж дорог, как я понимаю, 1.27 мм?

[newold86]

Во сколько 4-слойка обошлась?

Две (на всякий случай) платы в Резоните с изготовлением и доставкой курьером на дом за 9 дней стоили 5400 руб. Никаких телодвижений по оптимизации стоимости я не производил.

И габариты, если можно.

150х81

Я бы еще залил пустые места на сигнальных слоях землей и прошил все это дело кучей виа. Тогда и ДДР3 можно цеплять

Уже после выдачи на изготовление подумал об этом и еще о паре вещей, но было поздно. Опыта никакого, поэтому пока период хождения по граблям

Длины дорожек не ровняли? Не, я понимаю, при фронте в 2-3 нс разница в пару см несущественна, но я уже дую на воду, пытаясь предусмотреть все подводные камни.

В схеме нет критичных по одновременности сигналов. Кроме того, я ведь не знаю длину дорожек на отладочной плате FPGA, поэтому смысла ровнять свои вообще не вижу.

Не увидел последовательных резисторов. Сознательно или забыли?

Решил, что это будет совсем уж... Иначе нужно ставить последовательные резисторы вообще на все дорожки во всех схемах...

Минимальное расстояние меж дорог, как я понимаю, 1.27 мм?

Есть поменьше. Вообще в настройках Eagle стояло 0.2 ширина и 0.2 расстояние, но я старался так близко не разводить.

[Vic3Dexe]

Мда... засада была (с)
Вы, после того как 8284 выкинули, CLK подаете прямо с циклона, т.е. 3.3В?
Я вот сегодня ночью на работе случайно в даташит вчитался. CLK вход явно КМОПовский, в отличие от всех остальных, которые ТТЛ. И ему надо...
Готовы? (с) Задорнов
3.9 минимум!
Тадам!

Не, я вижу что работает и так, у меня в том числе. Видимо, 3.9 с хорошим запасом указано. Но вот кто мне мешал вчитаться на день раньше, до того как моя 4-слойка ушла в производство...

[newold86]

У меня вообще все сигналы в обе стороны проходят через согласователи уровней.

[Vic3Dexe]

А что ж тогда на осциллограмме клока уровень 3.8 всего? Я думал это 3.3 плюс осцил врет слегка.

[newold86]

А что ж тогда на осциллограмме клока уровень 3.8 всего? Я думал это 3.3 плюс осцил врет слегка.

Как упомянуто в том сообщении, эта картинка для демонстрации "красивости" сигналов, приходящих из отладочной платы на мою при отсутствии шлейфов и куче земли. Т.е. это сигнал ДО преобразователя уровня. Кстати, хороший вопрос, почему там действительно настолько больше 3.3V, вроде осциллограф не должен так врать...

А на процессор после преобразователя приходит:

tek00005.png